BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-278998

(43) Date of publication of application: 22.10.1996

(51)Int.Cl.

G06F 17/50

(21)Application number: 07-082871

(71)Applicant: FUJITSU LTD

(22)Date of filing:

07.04.1995 (72)Invento

(72)Inventor: YASUDA MITSURU

SUGIYAMA HIROYUKI

ITO NORIYUKI

YAMASHITA RYOICHI KONNO TADASHI ABE TAISUKE BIZEN NAOMI


MARUYAMA AKIYASU KATO YOSHIYUKI ISOMURA TOMOYUKI IKEDA HIROSHI TAKAGI YOSHINORI

(54) INTERACTIVE CIRCUIT DESIGNING DEVICE

(57) Abstract:

PURPOSE: To facilitate and speed up a circuit designing process while greatly lightening the burden on a designer as to the interactive circuit designing device which designs an integrated circuit such as an LSI and the circuit of a printed board on a conversation basis while displaying the circuit designing process at the display part of a display, etc.

CONSTITUTION: This device is equipped with a speed analysis part 16 which calculates delay by wiring paths on a circuit to be designed and a display control part 12 which displays the delay calculation results fo the speed analysis part 16 at the display part 11. Then when the speed analysis part 16 performs the delay calculation, delay values of respective logic constitution elements forming the circuit to be designed are set and varied according to the rounding of a signal waveform inputted to the logic constituent elements.



LEGAL STATUS

[Date of request for examination]

20.10.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

3351651

[Date of registration]

20.09.2002

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-278998

(43)公開日 平成8年(1996)10月22日

(51) Int.Cl.⁵ G 0 6 F 17/50 識別記号 庁内整理番号

FI

技術表示簡所

G06F 15/60

658C 658U

審査請求 未請求 請求項の数47 OL (全 48 頁)

(21)出廢番号

特願平7-82871

(71)出願人 000005223

富士通株式会社

(22)出願日

平成7年(1995)4月7日

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 安田 満

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 杉山 広行

神奈川県川崎市中原区上小田中1015番地

宫士通株式会社内

(74)代理人 弁理士 真田 有

最終頁に続く


(54) 【発明の名称】 会話型回路設計装置

(57)【要約】

【目的】 本発明は、LSI等の集積回路やプリント基板の回路設計を、その回路設計過程をディスプレイ等の表示部に表示しながら会話形式で行なう会話型回路設計装置に関し、設計者に対する負担を大幅に軽減しながら、回路設計処理を簡易化かつ高速化することを目的とする。

【構成】 設計対象回路上の各配線パス毎にディレイ計算を行なうスピード解析部16と、このスピード解析部16によるディレイ計算結果を表示部11に表示させる表示制御部12とをそなえ、スピード解析部16によりディレイ計算を行なう際に、設計対象回路を成す各論理構成要素についてのディレイ値を、当該論理構成要素に入力される信号波形の鈍りに応じて設定変更するように構成する。

本発明の一実施例としての会話型回路設計装置の構成を示すプロック図



【特許請求の範囲】

【請求項1】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、設計対象回路上の各配線パス毎にディレイ計算を行なうスピード解析部と、

該スピード解析部によるディレイ計算結果を該表示部に 表示させる表示制御部とをそなえ、

該スピード解析部によりディレイ計算を行なう際に、該 10 設計対象回路を成す各論理構成要素についてのディレイ 値が、当該論理構成要素に入力される信号波形の鈍りに 応じて設定変更されるととを特徴とする、会話型回路設 計装置。

【請求項2】 回路設計を会話形式で行なうべく、回路 設計過程を表示する表示部と、該表示部上の表示データ に対する応答情報や該回路設計に必要な情報を入力する 入力部とを有してなる会話型回路設計装置において、 設計対象回路についての論理設計を行なう論理設計部 と、

該論理設計部による論理設計結果に基づいて、該設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計部と、

該設計対象回路上の各配線パス毎にディレイ計算を行な うスピード解析部と、

該論理設計部による論理設計結果,該レイアウト設計部 による配置/配線結果および該スピード解析部によるディレイ計算結果を該表示部に表示させる表示制御部とを そなえ、

該論理設計部,該レイアウト設計部および該スピード解析部が、随時、相互に連係可能に接続されるとともに、該論理設計部による論理設計後で該レイアウト設計部により前記の各論理構成要素の実装的な配置を行なう前に、該スピード解析部が、前記の各論理構成要素間のディレイ値を予め設定された経験的ディレイ値に基づいて見積もりながら、該設計対象回路の配線バスについてのディレイ値を予測・算出することを特徴とする、会話型回路設計装置。

【請求項3】 該レイアウト設計部により前記の各論理 40 し、 構成要素の実装的な配置を行なった後で前記の各論理構 該認 成要素間の配線を行なう前に、該スピード解析部が、該 出る 設計対象回路の配線パスについてのディレイ値を、接続 スラ すべきピン間の最短経路に基づいて見積もって算出する 信号 ととを特徴とする、請求項2記載の会話型回路設計装 る語 置。

【請求項4】 該スピード解析部が、該レイアウト設計 部による実配線結果に基づいて、該設計対象回路の配線 バスについてのディレイ値を算出することを特徴とす る、請求項3記載の会話型回路設計装置。. 【請求項5】 該スピード解析部によりディレイ計算を行なう際に、前記の各論理構成要素についてのディレイ値が、当該論理構成要素に入力される信号波形の鈍りに応じて設定変更されることを特徴とする、請求項2~請求項4のいずれかに記載の会話型回路設計装置。

【請求項6】 該入力部からの指示により指定した所定 ピンに接続される配線パスを、当該ピンからトレースす るパストレース部をそなえ、

該バストレース部により配線バスのトレース処理を行なうと同時に、該スピード解析部が、当該配線バスに沿って変化する信号波形の鈍りを算出して当該鈍りに応じた当該配線バス上の論理構成要素のディレイ値を設定しながら、当該配線バスについてのディレイ計算を行なうことを特徴とする、請求項1または請求項5に記載の会話型回路設計装置。

【請求項7】 クロック信号が前記の各論理構成要素に供給されるタイミングをチェックするタイミングチェック部をそなえ、

前記の各論理構成要素に対してクロック信号を供給する 20 クロック系が設計済である場合、

該タイミングチェック部によりチェックを行なうべき該 クロック系のクロックピンと、当該クロックピンから入 力されるクロック信号の初期値および位相とを該入力部 から指定し、

該パストレース部が、当該クロックピンから配線パスを トレースして、当該クロックピンに接続される全ての論 理構成要素をサーチしながら、

該スピード解析部が、当該クロックピンと当該クロックピンに接続される全ての論理構成要素との間の配線パス についてのディレイ計算を行なってそのディレイ計算結果をクロックパスディレイ値として保存するとともに、該パストレース部によりサーチされた論理構成要素のピンに対して、該論理構成要素が該タイミングチェック部のチェック対象であることを示すフラグを設定しておいてから、

該パストレース部が、サーチされた全ての論理構成要素のクロック入力ピンから配線パスのトレース処理を行ない、そのトレース処理に際して前記フラグを設定されたピンをトレースすると、該タイミングチェック部を起動し、

該タイミングチェック部が、該スピード解析部により算出された当該ピンまでのディレイ値と、前記クロックバスディレイ値と、該入力部から指定された前記クロック信号の初期値および位相とに基づいて、当該ピンの属する論理構成要素についてのクロックタイミングチェックを行なうととを特徴とする、請求項6記載の会話型回路設計装置。

【請求項8】 該入力部からの指示に応じて、該バストレース部によりトレースされた任意のピンに対して所定50 ディレイ値を設定するディレイ値設定部をそなえ、

該スピード解析部が、該ディレイ値設定部により設定された所定ディレイ値を、当該ピンを通過する配線バスのディレイ値として加算することを特徴とする、請求項6または請求項7に記載の会話型回路設計装置。

【請求項9】 クロック信号が前記の各論理構成要素に 供給されるタイミングをチェックするタイミングチェッ ク部をそなえ、

前記の各論理構成要素に対してクロック信号を供給するクロック系が未設計である場合、

該設計対象回路を成す論理構成要素の中から、前記クロック系に接続されるクロック入力ピンをもつものを全てサーチするサーチ部をそなえるとともに、

該サーチ部によりサーチされた論理構成要素のピンに対して、該論理構成要素が該タイミングチェック部のチェック対象であることを示すフラグを設定しておいてから、

該パストレース部が、サーチされた全ての論理構成要素のクロック入力ビンから配線パスのトレース処理を行ない、そのトレース処理に際して前記フラグを設定されたビンをトレースすると、該タイミングチェック部を起動し.

該タイミングチェック部が、該スピード解析部により算出された当該ピンまでのディレイ値に基づいて、当該ピンの属する論理構成要素についてのクロックタイミングチェックを行なうことを特徴とする、請求項6記載の会話型回路設計装置。

【請求項10】 前記の各論理構成要素のピン毎に、当該ピンが該バストレース部によってトレースされた回数を計数するカウンタをそなえたことを特徴とする、請求項6記載の会話型回路設計装置。

【請求項11】 該表示制御部が、該カウンタにより計数された各ピン毎の計数値に基づく各ピンにおける信号の通過頻度の大小に関する情報を、該表示部に表示させるとを特徴とする、請求項10記載の会話型回路設計装置。

【請求項12】 該入力部からの指示に応じて、該バストレース部による配線バスのトレース処理および該スピード解析部によるディレイ計算処理の実行範囲を設定する範囲設定部をそなえ、

該表示制御部が、該範囲設定部により設定された前記実 40 行範囲についての処理結果のみを該表示部に表示させる ととを特徴とする、請求項6記載の会話型回路設計装 置。

【請求項13】 該入力部からの指示によりトレース開始ビンのみを指定した場合には当該トレース開始ビンからのフォワードトレースを実行し、該入力部からの指示によりトレース到達ビンのみを指定した場合には当該トレース到達ビンからのバックワードトレースを実行し、該入力部からの指示によりトレース開始ビンおよびトレース到達ビンの2点を指定した場合には該2点間のトレ 50

ースを実行するように、該パストレース部の動作を切換 制御するトレース制御部をそなえたことを特徴とする、 請求項6記載の会話型回路設計装置。

【請求項14】 該トレース制御部により該バストレース部にバックワードトレースを実行させる際には、そのバックワードトレース終了後に該スピード解析部にディレイ計算を実行させるか否かについてのモードが、該入力部からの指示により設定されることを特徴とする、請求項13記載の会話型回路設計装置。

【請求項15】 該表示制御部が、該バストレース部によるトレース結果および該スピード解析部によるディレイ計算結果をトレース到達ピンのリストとして該表示部に表示させるとともに、

該表示制御部に、該リストの表示状態を、トレース到達 ピンのピン名もしくは各トレース到達ピンのディレイ値 に応じてソートするソート機能がそなえられていること を特徴とする、請求項6記載の会話型回路設計装置。

【請求項16】 該表示制御部が、該リストを階層的に 該表示部に表示させ、

20 該入力部からの指示により該表示部上の上位階層の情報 が選択されると、該表示制御部が、選択された当該上位 階層の情報に対応する下位階層の情報を該表示部に表示 させることを特徴とする、請求項15記載の会話型回路 設計装置。

【請求項17】 該表示制御部により該表示部に表示された前記トレース到達ピンのリストを外部ファイルに書き込む外部ファイル書込部をそなえたことを特徴とする、請求項15記載の会話型回路設計装置。

【請求項18】 該表示制御部が、該バストレース部によるトレース結果を模式的な到達経路図として該表示部に表示させるとともに、当該トレース結果に対応する該スピード解析部によるディレイ計算結果を、前記模式的な到達経路図の位置に応じたディレイ値および累積ディレイ値を示すグラフとして該表示部に表示させるとを特徴とする、請求項6記載の会話型回路設計装置。

【請求項19】 該表示制御部が、前記模式的な到達経路図および前記グラフを複数の配線バスについて同時に該表示部に表示させることを特徴とする、請求項18記載の会話型回路設計装置。

0 【請求項20】 該表示制御部により該表示部に表示された前記模式的な到達経路図および前記グラフを印字出力する印字部をそなえたことを特徴とする、請求項18記載の会話型回路設計装置。

【請求項21】 該表示制御部により該表示部に表示された前記模式的な到達経路図および前記グラフを外部ファイルに書き込む外部ファイル書込部をそなえたことを特徴とする、請求項18記載の会話型回路設計装置。

【請求項22】 該表示制御部が、該入力部からの指示 に応じて、前記模式的な到達経路図に対応する実回路図 を該表示部に表示させることを特徴とする、請求項18 記載の会話型回路設計装置。

【請求項23】 該表示制御部が、該バストレース部によりトレースされたトレース開始ビンからトレース到達ピンまでの全ての配線バスを、前記の各論理構成要素のピンについてのピン名を付して木構造形式で該表示部に表示させ、

該入力部からの指示により、該表示部に表示された木構造形式の配線パス表示の中から任意のピンが選択されると、該表示制御部が、選択された当該ピンに関する、ディレイ値を含む詳細情報を該表示部に表示させることを 10 特徴とする、請求項18記載の会話型回路設計装置。

【請求項24】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、設計対象回路を成す各論理構成要素のピンを含む特徴点間の配線接続状況を該表示部に表示させる表示制御部をそなえ、

該表示制御部が、前記特徴点の座標を、座標軸毎に昇順 または降順にソートしてその順位に比例した座標値に置 20 換した上で、前記特徴点を該表示部に表示させることを 特徴とする、会話型回路設計装置。

【請求項25】 前記特徴点として、前記の各論理構成要素のピン間を接続するワイヤの両端点と、該ワイヤ上の内分点とを取り出すことを特徴とする、請求項24記載の会話型回路設計装置。

【請求項26】 該表示部に表示される前記配線接続状況が多層にわたる場合、該表示制御部が、前記置換を行なった座標値に、各特徴点の存在する層の層順に比例するオフセットを加算した上で、前記特徴点を該表示部に表示させるととを特徴とする、請求項24記載の会話型回路設計装置。

【請求項27】 前記特徴点毎に、その座標の置換前と 置換後とで共通の識別子を予め設定することを特徴とす る、請求項24記載の会話型回路設計装置。

【請求項28】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、論理設計結果に基づいて、設計対象回路を成す各論理構 40成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該レイアウト設計部により前記の各論理構成要素の実装的な配置を決定した段階で、各論理構成要素間に仮想的な配線を行なって配線経路を予測する配線経路予測部とをそなえ、

該レイアウト設計部が、該配線経路予測部による予測結 タに対する応答情報や該回路設計に必要な情報を入力す 果に基づいて配線順序および迂回率を決定してから、決 50 る入力部とを有してなる会話型回路設計装置において、

定された前記の配線順序および迂回率に従って前記の各 論理構成要素間の実配線を行なうことを特徴とする、会 話型回路設計装置。

【請求項29】 該設計対象回路を格子状の多数の領域 に分割し、該設計対象回路上での配線の混雑度を、各格子内での使用可能チャネル数に対する、該配線経路予測 部による予測結果に基づく予想使用チャネル数の割合として算出し、前記混雑度の大小に基づいて前記の各格子のランク付けを行なう混雑度計算部をそなえ、

該レイアウト設計部が、該混雑度計算部からのランク付け情報に基づいて、混雑度の高い領域における実配線を 優先的に行なうことを特徴とする、請求項28記載の会 話型回路設計装置。

【請求項30】 該配線経路予測部による予測結果に基づいて、予め指定された迂回率での配線可能性を判定する配線可能性判定部をそなえ.

該レイアウト設計部が、該配線可能性判定部により配線 不可能と判定された場合には、配線可能な迂回率を決定 することを特徴とする、請求項28記載の会話型回路設。 計装置。

【請求項31】 該レイアウト設計部による配線が多層 にわたる場合には、該配線経路予測部が、各配線層毎に 配線経路の予測を行なうとともに、該混雑度計算部が、 該配線経路予測部による各配線層毎の予測結果に基づい て前記混雑度を算出し、

該レイアウト設計部が、該混雑度計算部により算出された各配線層毎の混雑度の大小に基づいて、混雑度が高いと予想されるチャネルを使用する必要度の高いネットの実配線を優先的に行なうととを特徴とする、請求項29 30 記載の会話型回路設計装置。

【請求項32】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、論理設計結果に基づいて、設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部とをそなえ、

該レイアウト設計部による配線が多層にわたり且つ主配線方向の同じ配線層が複数存在する場合、前記主配線方向の同じ各配線層毎に異なる配線長さを予め指定しておき、

該レイアウト設計部が、配線方向および配線長さに応じて前記配線層の中から選択した配線層に対して実配線を 行なうことを特徴とする、会話型回路設計装置。

【請求項33】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、

論理設計結果に基づいて、設計対象回路を成す各論理構 成要素の実装的な配置を行なった後、各論理構成要素間 の配線を行なうレイアウト設計部と、

7

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部とをそなえ、

該レイアウト設計部が、配線対象ネットのディレイに対 するクリティカル度によって該配線対象ネットを分類 し、分類された各配線対象ネットに対して配線順序およ び迂回率を設定し、その配線順序および迂回率に従って 前記の各論理構成要素間の実配線を行なうことを特徴と する、会話型回路設計装置。

【請求項34】 該レイアウト設計部が、前記クリティ カル度に応じて、当該配線対象ネットに隣接して後で配 線される他ネットの配線許容度を設定し、当該配線対象 ネットの実配線後に前記配線許容度に従って他ネットの 実配線を行なうことを特徴とする、請求項33記載の会 話型回路設計装置。

【請求項35】 回路設計を会話形式で行なうべく、回 路設計過程を表示する表示部と、該表示部上の表示デー タに対する応答情報や該回路設計に必要な情報を入力す る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構 成要素の実装的な配置を行なった後、各論理構成要素間 の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該レイアウト設計部による前記の各論理構成要素の配置 後に、配置エラーを起とした論理構成要素が存在するか 否かをチェックする配置チェック部とをそなえ、

該配置チェック部により配置エラーを起とした論理構成 要素が存在するものと判断した場合に、該表示制御部 が、配置エラーを起とした論理構成要素の一覧リストを 該表示部に表示させるとともに、前記配置エラーを起こ した論理構成要素を該表示部における該設計対象回路の 配置マップ上で強調的に表示させることを特徴とする、 会話型回路設計装置。

【請求項36】 該表示制御部が、該入力部からの指示 により該論理構成要素一覧リスト上で選択した論理構成 要素を、該配置マップ上で強調的に表示させることを特 徴とする、請求項35記載の会話型回路設計装置。

【請求項37】 回路設計を会話形式で行なうべく、回 路設計過程を表示する表示部と、該表示部上の表示デー タに対する応答情報や該回路設計に必要な情報を入力す る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構 成要素の実装的な配置を行なった後、各論理構成要素間 の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該レイアウト設計部により実行された実配線結果に基づ 50

いて、該設計対象回路上での配線の混雑度を算出する混 雑度計算部とをそなえ、

該入力部から、既に配線済のネットに対して指定配線長 を加えた再配線を行なう旨の指示が入力されると、該レ イアウト設計部が、該混雑度計算部による計算結果に基 づいて混雑度の低い領域を選択し、選択した領域内にお ける当該配線済のネットに対して前記指定配線長を加え た指定長配線を自動的に行なうことを特徴とする、会話 型回路設計装置。

【請求項38】 回路設計を会話形式で行なうべく、回 10 路設計過程を表示する表示部と、該表示部上の表示デー タに対する応答情報や該回路設計に必要な情報を入力す る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構 成要素の実装的な配置を行なった後、各論理構成要素間 の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部とをそなえ、

該入力部から、既に配線済のネットに対して指定配線長 を加えた再配線を当該ネットを含む所定領域内で行なう 旨の指示が入力されると、該レイアウト設計部が、前記 所定領域内における当該配線済のネットに対して前記指 定配線長を加えた指定長配線を前記所定領域内で自動的 に行なうととを特徴とする、会話型回路設計装置。

【請求項39】 回路設計を会話形式で行なうべく、回 路設計過程を表示する表示部と、該表示部上の表示デー タに対する応答情報や該回路設計に必要な情報を入力す る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構 成要素の実装的な配置を行なった後、各論理構成要素間 の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部とをそなえ、

該入力部から、既に配置済の論理構成要素の配置位置を 変更する旨の指示が入力されると、該レイアウト設計部 が、当該論理構成要素に繋がるべきネットが既に配線済 であれば、配置位置変更後の当該論理構成要素と当該ネ ットとの間の再配線を自動的に行なうことを特徴とす る、会話型回路設計装置。

40 【請求項40】 回路設計を会話形式で行なうべく、回 路設計過程を表示する表示部と、該表示部上の表示デー タに対する応答情報や該回路設計に必要な情報を入力す る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構 成要素の実装的な配置を行なった後、各論理構成要素間 の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部とをそなえ、

該表示制御部が該表示部に該設計対象回路についての配 置マップを複数表示させている際に、該レイアウト設計 10

部が該入力部からの指示により複数の配置マップのうちの少なくとも1つの配置マップ上で配置処理もしくは配線処理を行なった場合、該表示制御部が、当該処理対象の部分を表示する他の配置マップ上でも当該処理による結果を連携して表示させることを特徴とする、会話型回路設計装置。

9

【請求項41】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、論理設計結果に基づいて、設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該レイアウト設計部が設計対象領域を複数のレイアウト 階層ブロックに分割して配線設計を行なう場合に、該入 力部からの指示に応じて、仮想ブロック端子を各レイア ウト階層ブロックの境界で配置すべき配置領域を設定す る配置領域設定部とをそなえ、

該レイアウト設計部が、該配置領域設定部により設定された配置領域内に前記仮想ブロック端子を配置しながら配線処理を実行することを特徴とする、会話型回路設計 装置。

【請求項42】 該入力部からの指示に応じて、複数の 仮想ブロック端子を1つの集合体として登録するグルーピング部をそなえ、

該配置領域設定部が、該入力部からの指示に応じて、該グルーピング部により登録された集合体毎に、前記配置領域を設定することを特徴とする、請求項41記載の会話型回路設計装置。

【請求項43】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、論理設計結果に基づいて、設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該レイアウト設計部が設計対象領域を複数のレイアウト 階層ブロックに分割して配線設計を行なう場合に、該入 力部からの指示に応じて、各レイアウト階層ブロックの 境界で仮想ブロック端子の配置を禁止する禁止領域を設 定する配置禁止領域設定部とをそなえ、

該レイアウト設計部が、該配置禁止領域設定部により設定された禁止領域以外の領域に前記仮想ブロック端子を配置しながら配線処理を実行することを特徴とする、会話型回路設計装置。

【請求項44】 回路設計を会話形式で行なうべく、回 50 もに、

路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計部と、

10

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該レイアウト設計部が設計対象領域を複数のレイアウト 階層ブロックに分割して配線設計を行なう場合に、仮想 ブロック端子を配置すべき各レイアウト階層ブロックの 境界上での配置位置を決定する配置位置決定部とをそな え、

該配置位置決定部が、仮想ブロック端子の配置位置を決定すべきレイアウト階層ブロックにおいて該仮想ブロック端子に接続されるネットに繋がる論理構成要素のピン座標の重心を求め、該重心の位置から該仮想ブロック端子に接続すべき他のレイアウト階層ブロックの方向へ延ばした直線が横切る当該レイアウト階層ブロックの辺を20 求めてから、当該辺に最も近い当該ネットのピンを求め、当該ピンの位置から主配線方向もしくは従配線方向へ延ばした直線と当該辺との交わる位置を該仮想ブロック端子の配置位置として決定するとともに、

該レイアウト設計部が、該配置位置決定部により決定された配置位置に前記仮想ブロック端子を配置しながら該 複数のレイアウト階層ブロック間の配線処理を実行する ととを特徴とする、会話型回路設計装置。

【請求項45】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、論理設計結果に基づいて、設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該レイアウト設計部が設計対象領域を複数のレイアウト 階層ブロックに分割して配線設計を行なう場合に、仮想 ブロック端子を配置すべき各レイアウト階層ブロックの 40 境界上での配置位置を決定する配置位置決定部とをそな

該配置位置決定部が、相互に接続される各レイアウト階層ブロックにおいて該仮想ブロック端子に接続されるネットに繋がる論理構成要素のピン座標の重心を求め、前記の各レイアウト階層ブロック毎に求められた重心間をスタイナー木により接続して配線経路の予測を行ない、予測された該配線経路と前記の各レイアウト階層ブロックの境界との交わる位置を前記の各レイアウト階層ブロックの仮想ブロック端子の配置位置として決定するととなど

11

該レイアウト設計部が、該配置位置決定部により決定された配置位置に前記仮想ブロック端子を配置しながら該複数のレイアウト階層ブロック間の配線処理を実行する ことを特徴とする、会話型回路設計装置。

【請求項46】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、論理設計結果に基づいて、設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間 10の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該設計対象回路がチップ表面に入出力端子を有する回路 であり且つ該入出力端子に配線接続されるべき論理構成 要素としての入出力回路の該設計対象回路上での配置位 置が既に決定している場合に、該入出力回路のピン位置 に最も近い入出力端子配置可能位置を求める配置可能位 置決定部とをそなえ、

該レイアウト設計部が、該配置可能位置決定部により決 20 定された入出力端子配置可能位置と該入出力回路のピンとの間の配線処理を実行することを特徴とする、会話型回路設計装置。

【請求項47】 回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有してなる会話型回路設計装置において、論理設計結果に基づいて、設計対象回路を成す各論理構成要素の実装的な配置を行なった後、各論理構成要素間の配線を行なうレイアウト設計部と、

該レイアウト設計部による配置/配線結果を該表示部に 表示させる表示制御部と、

該設計対象回路がチップ表面に入出力端子を有する回路 であり且つ該入出力端子の該設計対象回路上での配置位 置が既に決定している場合に、該入力部からの指示に応 じて、該入出力端子と当該入出力端子に接続されるべき 論理構成要素としての入出力回路のピンとの距離が所定 値以下となるように該入出力回路の配置位置を制限する 制限領域を設定する制限領域設定部とをそなえ、

該レイアウト設計部が、該制限領域設定部により設定された制限領域内に該入出力回路を配置するとともに、該入出力回路のビンと該入出力端子との間の配線処理を実行することを特徴とする、会話型回路設計装置。

【発明の詳細な説明】

[0001] (目次)

産業上の利用分野

従来の技術

発明が解決しようとする課題

課題を解決するための手段

作用

実施例

(a) 本実施例の装置の基本構成の説明(図1~図3)

12

- (b) 本実施例のディレイ計算およびパストレースの説明(図4~図20)
- (c) 本実施例の表示手法の説明(図21~図29)
- (d) 本実施例の配線処理の説明(図30~図34)
- (e) 本実施例の配置エラー発生時の対処手法の説明 (図35)
- (f)本実施例の再配線処理および再配置処理の説明 (図36~図38)
- (g) 本実施例のマルチウインドウ表示の説明(図39、図40)
- (h) 本実施例の階層レイアウト設計時における仮端子 位置決定手法の説明(図41~図46)
- (i)本実施例のバンプ付回路の設計時におけるバンプ および入出力回路の位置決定手法の説明(図47~図4 9)

発明の効果

[0002]

10 【産業上の利用分野】本発明は、LSI等の集積回路や プリント基板の回路設計を、その回路設計過程をディス プレイ等の表示部に表示しながら会話形式で行なう会話 型回路設計装置に関する。

[0003]

【従来の技術】一般に、LSIやブリント基板等の回路を設計する際には、論理設計、レイアウト設計(実装設計)およびスピード解析を行なっている。つまり、まず、設計対象回路に対して要求される機能を実現するための論理設計を行なってから、その論理設計結果に基づいて、論理構成要素としてのフリップフロップ等のセル(素子あるいはゲートという場合もある)の実装的(物理的)な配置や各セル間の配線を決定するレイアウト設計を行なう。

【0004】そして、レイアウト設計後に、その設計結果として得られた各バス毎に、ディレイ計算に基づくスピード解析を行ない、その解析の結果得られたディレイの大小をフィードバックし、各バスのディレイを改善すべく論理設計、レイアウト設計を行ない、トライアンドエラー方式で各バスが最適なディレイになるまで、上述した論理設計、レイアウト設計およびスピード解析を繰り返し実行している。

【0005】各ステップにおける論理設計、レイアウト設計およびスピード解析を行なうシステム(ソフトウェア)は、従来、それぞれ会話型論理設計システム、会話型レイアウト設計システム、会話型スピード解析システムとして別々に存在しており、互いに連係をとって処理を行なうシステム構成にはなっていない。このため、従来技術では、フィードバックを伴う逐次的な処理により、回路設計が行なわれている。

50 [0006]

【発明が解決しようとする課題】上述した従来の回路設計手法では、論理設計、レイアウト設計およびスピード解析がそれぞれ別個のシステム(ソフトウエア)により行なわれ相互に連係をとることができないため、各処理を逐次的に繰り返し行なう必要があり、ターンアラウンドタイムが長くなって、LSIやブリント板等の回路を高速に設計・開発することができない。

【0007】そこで、論理設計システム、レイアウト設計システムおよびスピード解析システムを、随時、相互に連係可能に接続した会話型回路設計装置も提案されている。しかしながら、上記の各システムが単独に存在する会話型回路設計装置であっても相互に連携可能に接続された会話型回路設計装置であっても、下記のような解決すべき各種課題がある。

【0008】(1)近年、LSI等の集積回路では、そ の微細化に伴って配線容量が顕在化してきており、回路 上の配線パスを転送される信号の波形に鈍りが生じやす くなっている。回路内を転送される二値化信号は、理論 的には略ゼロの微小時間内で一方のレベルから他方のレ ベルへ立ち上がるもしくは立ち下がるものであるが、前 述のように配線容量が大きくなると、その一方のレベル から他方のレベルへの立ち上がりもしくは立ち下がりの 傾き (SLEW RATE)が大きくなる。この傾きが信号波形の 鈍りであり、鈍りが生じると、一方のレベルから他方の レベルへ到達するまでに要する時間 (Tsin)が長くな り、当然、二値化信号が2つのレベルのいずれであるか を判定するための閾値に到達するまでの時間も長くな る。従って、スピード解析に際して、上述のような鈍り を有する信号が論理構成要素(ゲート、セルあるいは素 子という場合もある)を通過する際のディレイ値(ゲー トパスディレイ)を従来のごとく一義的に決めている と、計算上のディレイ値と実際のディレイ値との差が極 めて大きくなり、正確なディレイ計算を行なえないとい う課題があった。

【0009】(2)スピード解析によるディレイ計算は、通常、論理構成要素の配置後や、配置された論理構成要素間の配線後に行なわれているが、論理設計後の段階で行なわれるととはなかった。しかし、設計対象の回路がより微細化し集積度が高くなると、より早い段階つまり論理設計の終了段階でディレイ計算結果を考慮して「40設計に反映するととが望まれている。

【0010】(3) LSI等の集積回路の配線設計は、 論理構成要素であるフリップフロップ(FF)間のデータ転送はタイミング制約(オーバディレイ、レーシング)を満たしたものでなければならない。しかし、上記のいずれの会話型回路設計装置においても、設計者が、通常、数十万個にも及ぶフリップフロップ間の全ての組合せの配線パスに対して着目し、配線設計結果がタイミング制約を満たしているか否かをチェックすることは不可能である。 14

【0011】(4) LSI等の集積回路の配線設計に際して、設計対象回路の配線接続状況をディスプレイ等の表示部に表示する場合、通常、配線のための特徴点(ビアや論理構成要素のピン等)を、各点の実際の座標値に比例した表示位置に表示している。しかし、この場合、特徴点の存在密度に局所的に大きな差がある場合、全体を表示すると表示部上で密度の高い詳細部分を容易に判別することができない。これに対してその詳細部分を拡大して表示すると、逆に設計対象回路の全体像を把握できなくなる。

【0012】(5)レイアウト設計により各種論理構成要素を配置した後にとれらの論理構成要素間の配線を行なり場合、論理構成要素の配置状態によっては、配線が極めて混雑する部分や、予め設定されたディレイ値に対して限界ぎりぎりの(クリティカル度が高い)配線しか行なえない部分が生じることがある。このような部分を考慮することなく実配線を行なうと、配線不能となる部分が多々出現することになり、配線効率が極めて悪化するおそれがある。

【0013】(6)従来、LSI等の集積回路上に配置される論理構成要素としてのセルが全て同じ形状で同じ大きさであったため、そのセルの配置位置を一旦決めると、セルどうしがオーバラップするなどの配置エラーが生じることはなかった。しかし、近年、LSIテクノロシの変化から大きさの異なるセルが同一回路上に配置される場合があり、このようなセルの配置を行なった場合にセルどうしがオーバラップするなどの配置エラーが生じることがある。現状では、設計者がこのような配置エラーを直ちに知る術がないため、配置エラーの発生状況を設計者に明確に知らしめる技術の開発が要求されている。

【0014】(7)既に配線した部分の再配線を行なう場合、設計者が既に配線済の配線パス上で再配線を行なうべき2点をそれぞれ指定してから、その2点間を指定配線長で配線しているため、設計者に対する負担が大きく、再配線処理の簡易化や自動化が望まれている。

(8) 既に配置したセルの再配置を行なう場合、そのセルに繋がるべきネットが既に配線済であっても、再配置後のセルに対する再配線は、設計者が別途配線を指示しない限り実行できず、このような点でも設計者に対する負担が大きく、再配置処理の簡易化や自動化が望まれている。

【0015】(9)共通の回路について複数の配置マップを表示部に表示している際、通常、設計者は、とれらの配置マップのうちの1つを参照してその配置マップ上で配置処理もしくは配線処理を行なうが、その処理結果は、他の配置マップ上の表示に反映されていない。従って、設計変更の結果と配置マップ上に表示された設計状況とが異なる場合があり、表示部を参照して会話形式で50 設計を行なう設計者に混乱を招くおそれがある。

【0016】(10) LS I 等の集積回路に実装される素 子数の増大に伴い、チップ内部を複数のレイアウト階層 ブロック (LSG: Layout Sub-Group) に分割して実装 する手法(階層レイアウト設計)が主流になりつつあ る。このとき、通常、これらの分割されたブロック間を 接続するネットが存在する。従って、階層レイアウト設 計を行なう際には、ブロック毎に仮の入出力端子(仮想 ブロック端子;以下、仮端子という)を設け、各ブロッ ク内部の配置を行なう際にこの仮端子を配置し、ブロッ ク内部では素子と仮端子との間とを配線接続し、ブロッ ク間は各ブロックの仮端子どうしを配線接続している。 【0017】しかし、上述のような階層レイアウト設計 に際して、仮端子の配置は、その仮端子とブロック内の 素子との接続やその仮端子と他のブロックとの接続を考 慮しながら設計者が最適と考える場所に手作業で配置し なければならなかった。近年のレイアウト設計システム では、回路全体における個々のブロックの配置関係を考 慮しながら全てを自動で配置する手段が採られている が、設計者の意図を反映した配置を行なうためには、個 々の仮端子の移動を含む手作業が必要であった。また、 当該処理はブロックの配置のみを考慮して行なわれるた め、それぞれのブロック内部における素子の配置や素子

15

【0018】(11) LSI等の集積回路の入出力端子は、従来、チップ周縁部に配置されており、実装設計においてその座標を自由に変更することはできなかった。これに対し、近年、チップ表面にバンプとよばれる球状の端子を並べる方式を採用することにより、入出力端子の位置をチップ上に定めることができ、配置の自由度が増大してきている。また、それに併せて、入出力端子に接続されるべき入出力回路を、その入出力端子の位置に近い通常の素子が配置される領域内に配置することができるようになってきた。

間配線の考慮は行なわれていない。

【0019】とのように入出力端子および入出力回路の配置に自由度が増したことにより、両者の間の配線長が制限されることがある。しかし、前述した階層レイアウト設計を行なっている場合、入出力端子と入出力回路とがそれぞれ異なるレイアウト階層ブロックに属することもあり得る。とのような時には、個々のブロック内部の設計を行なっている際に、入出力端子と入出力回路との間の配線長が制限値以内であるかどうかを調べる術はない。また、入出力端子の配置位置が分からないために入出力回路を配置すべき領域が分からないこともあり得る。

【0020】本発明は、上述した各種課題に鑑み創案されたもので、高速で正確なディレイ計算、全配線バスに対するタイミングチェック、設計対象回路の詳細部分も全体像も同時に且つ明確に把握可能な表示、配線効率の向上。配置エラーの発生状況の明確化、再配線処理や再配線処理の簡易化/自動化、混乱を招くことのないマル

チウインドウ表示等を実現し、設計者に対する負担を大幅に軽減しながら、LSI等の集積回路やプリント板の回路設計を簡易化するとともに高速化できるようにした会話型回路設計装置を提供するととを目的とする。 【0021】

【課題を解決するための手段】とのため、第1発明の会話型回路設計装置は、回路設計を会話形式で行なうべく、回路設計過程を表示する表示部と、該表示部上の表示データに対する応答情報や該回路設計に必要な情報を入力する入力部とを有するもので、設計対象回路上の各配線パス毎にディレイ計算を行なうスピード解析部と、とのスピード解析部によるディレイ計算結果を表示部に表示させる表示制御部とをそなえ、スピード解析部によりディレイ計算を行なう際に、設計対象回路を成す各論理構成要素に入力される信号波形の鈍りに応じて設定変更することを特徴としている(請求項1)。

【0022】第2発明の会話型回路設計装置は、前述と 同様の表示部および入力部を有するほか、設計対象回路 についての論理設計を行なう論理設計部と、この論理設 計部による論理設計結果に基づいて設計対象回路を成す 各論理構成要素の実装的な配置を行なった後に各論理構 成要素間の配線を行なうレイアウト設計部と、設計対象 回路上の各配線パス毎にディレイ計算を行なうスピード 解析部と、論理設計部による論理設計結果、レイアウト 設計部による配置/配線結果およびスピード解析部によ るディレイ計算結果を表示部に表示させる表示制御部と をそなえ、上述の論理設計部、レイアウト設計部および スピード解析部を、随時、相互に連係可能に接続すると ともに、論理設計部による論理設計後でレイアウト設計 部により各論理構成要素の実装的な配置を行なう前に、 スピード解析部が、各論理構成要素間のディレイ値を予 め設定された経験的ディレイ値に基づいて見積もりなが ら、設計対象回路の配線パスについてのディレイ値を予 測・算出することを特徴としている(請求項2)。

【0023】この第2発明において、レイアウト設計部により各論理構成要素の実装的な配置を行なった後で各論理構成要素間の配線を行なう前に、スピード解析部が、設計対象回路の配線バスについてのディレイ値を、接続すべきピン間の最短経路に基づいて見積もって算出するように構成してもよい(請求項3)。さらに、スピード解析部が、レイアウト設計部による実配線結果に基づいて、設計対象回路の配線バスについてのディレイ値を算出してもよい(請求項4)。

【0024】また、第2発明においても、スピード解析部によりディレイ計算を行なう際に、各論理構成要素についてのディレイ値を、当該論理構成要素に入力される信号波形の鈍りに応じて設定変更してもよい(請求項5)。第1発明および第2発明において上述のように信号波形の鈍りをディレイ計算に加味する場合、入力部か

ちの指示により指定した所定ピンに接続される配線パスを当該ピンからトレースするパストレース部をそなえ、 とのパストレース部により配線パスのトレース処理を行なうと同時に、スピード解析部が、当該配線パスに沿って変化する信号波形の鈍りを算出して当該鈍りに応じた当該配線パス上の論理構成要素のディレイ値を設定しながら、当該配線パスについてのディレイ計算を行なうように構成する(請求項6)。

17

【0025】とのとき、クロック信号が各論理構成要素 に供給されるタイミングをチェックするタイミングチェ ック部をそなえ、各論理構成要素に対してクロック信号 を供給するクロック系が設計済である場合には、タイミ ングチェック部によりチェックを行なうべきクロック系 のクロックピンと当該クロックピンから入力されるクロ ック信号の初期値および位相とを入力部から指定し、バ ストレース部が、当該クロックピンから配線パスをトレ ースして、当該クロックピンに接続される全ての論理構 成要素をサーチしながら、スピード解析部が、当該クロ ックピンと当該クロックピンに接続される全ての論理構 成要素との間の配線パスについてのディレイ計算を行な ってそのディレイ計算結果をクロックパスディレイ値と して保存するとともに、パストレース部によりサーチさ れた論理構成要素のピンに対して論理構成要素がタイミ ングチェック部のチェック対象であることを示すフラグ を設定しておく。との後、パストレース部が、サーチさ れた全ての論理構成要素のクロック入力ピンから配線パ スのトレース処理を行ない、そのトレース処理に際して フラグを設定されたピンをトレースすると、タイミング チェック部を起動する。そして、タイミングチェック部 が、スピード解析部により算出された当該ピンまでのデ 30 ィレイ値と、クロックパスディレイ値と、入力部から指 定されたクロック信号の初期値および位相とに基づい て、当該ピンの属する論理構成要素についてのクロック タイミングチェックを行なう(請求項7)。

【0026】また、入力部からの指示に応じてパストレ ース部によりトレースされた任意のピンに対し所定ディ レイ値を設定するディレイ値設定部をそなえ、スピード 解析部が、ディレイ値設定部により設定された所定ディ レイ値を、当該ピンを通過する配線パスのディレイ値と して加算するように構成してもよい(請求項8)。一 方、上述と同様のタイミングチェック部をそなえ、各論 理構成要素に対してクロック信号を供給するクロック系 が未設計である場合には、設計対象回路を成す論理構成 要素の中からクロック系に接続されるクロック入力ピン をもつものを全てサーチするサーチ部をそなえるととも に、このサーチ部によりサーチされた論理構成要素のピ ンに対し論理構成要素がタイミングチェック部のチェッ ク対象であることを示すフラグを設定しておく。この 後、バストレース部が、サーチされた全ての論理構成要 素のクロック入力ピンから配線パスのトレース処理を行 50 ない、そのトレース処理に際してフラグを設定されたビンをトレースすると、タイミングチェック部を起動する。そして、タイミングチェック部が、スピード解析部により算出された当該ピンまでのディレイ値に基づいて、当該ピンの属する論理構成要素についてのクロックタイミングチェックを行なう(請求項9)。

【0027】また、各論理構成要素のピン毎に、当該ピンがパストレース部によってトレースされた回数を計数するカウンタをそなえ(請求項10)、表示制御部が、上記カウンタにより計数された各ピン毎の計数値に基づく各ピンにおける信号の通過頻度の大小に関する情報を、表示部に表示さぜてもよい(請求項11)。さらに、入力部からの指示に応じてパストレース部による配線パスのトレース処理およびスピード解析部によるディレイ計算処理の実行範囲を設定する範囲設定部をそなえ、表示制御部が、範囲設定部により設定された前記実行範囲についての処理結果のみを表示部に表示させてもよい(請求項12)。

【0028】また、入力部からの指示によりトレース開始ピンのみを指定した場合には当該トレース開始ピンからのフォワードトレースを実行し、入力部からの指示によりトレース到達ピンのみを指定した場合には当該トレース到達ピンからのバックワードトレースを実行し、入力部からの指示によりトレース開始ピンおよびトレース到達ピンの2点を指定した場合にはこれらの2点間のトレースを実行するように、パストレース部の動作を切換制御するトレース制御部をそなえてもよい(請求項13)。この場合、トレース制御部によりバストレース部にバックワードトレースを実行させる際には、そのバックワードトレースを実行させる際には、そのバックワードトレース終了後にスピード解析部にディレイ計算を実行させるか否かについてのモードを、入力部からの指示により設定する(請求項14)。

【0029】さらに、表示制御部が、パストレース部によるトレース結果およびスピード解析部によるディレイ計算結果をトレース到達ピンのリストとして表示部に表示させるとともに、表示制御部に、前記リストの表示状態を、トレース到達ピンのピン名もしくは各トレース到達ピンのディレイ値に応じてソートするソート機能をそなえてもよい(請求項15)。

【0030】との場合、表示制御部が、前記リストを階層的に表示部に表示させ、入力部からの指示により表示部上の上位階層の情報が選択されると、表示制御部が、選択された当該上位階層の情報に対応する下位階層の情報を表示部に表示させるほか(請求項16)、表示制御部により表示部に表示された前記トレース到達ピンのリストを外部ファイルに書き込む外部ファイル書込部をそなえて構成してもよい(請求項17)。

【0031】また、表示制御部が、パストレース部によるトレース結果を模式的な到達経路図として表示部に表示させるとともに、当該トレース結果に対応するスピー

ド解析部によるディレイ計算結果を、前記模式的な到達 経路図の位置に応じたディレイ値および累積ディレイ値 を示すグラフとして表示部に表示させるように構成して もよい(請求項18)。

19

【0032】との場合、表示制御部が、前記模式的な到 達経路図および前記グラフを複数の配線パスについて同 時に表示部に表示させる(請求項19)。また、表示制 御部により表示部に表示された前記模式的な到達経路図 および前記グラフを印字出力する印字部(請求項20) や、表示制御部により表示部に表示された前記模式的な 到達経路図および前記グラフを外部ファイルに書き込む 外部ファイル書込部(請求項21)をそなえてもよい。 さらに、表示制御部が、入力部からの指示に応じて、前 記模式的な到達経路図に対応する実回路図を表示部に表 示させることも可能である(請求項22)。またさら に、表示制御部が、パストレース部によりトレースされ たトレース開始ピンからトレース到達ピンまでの全ての 配線バスを、各論理構成要素のピンについてのピン名を 付して木構造形式で表示部に表示させ、入力部からの指 示により、表示部に表示された木構造形式の配線バス表 20 示の中から任意のピンが選択されると、表示制御部が、 選択された当該ピンに関する、ディレイ値を含む詳細情 報を表示部に表示させるように構成してもよい(請求項

【0033】第3発明の会話型回路設計装置は、前述と同様の表示部および入力部を有するとともに、設計対象回路を成す各論理構成要素のピンを含む特徴点間の配線接続状況を該表示部に表示させる表示制御部をそなえ、この表示制御部が、前記特徴点の座標を、座標軸毎に昇順または降順にソートしてその順位に比例した座標値に置換した上で、前記特徴点を表示部に表示させることを特徴としている(請求項24)。

【0034】との場合、前記特徴点として、各論理構成要素のピン間を接続するワイヤの両端点と、そのワイヤ上の内分点とを取り出す(請求項25)。また、表示部に表示される前記配線接続状況が多層にわたる場合には、表示制御部が、前記置換を行なった座標値に、各特徴点の存在する層の層順に比例するオフセットを加算した上で、前記特徴点を表示部に表示させてもよい(請求項26)。さらに、前記特徴点毎に、その座標の置換前40と置換後とで共通の識別子を予め設定してもよい(請求項27)。

【0035】第4発明の会話型回路設計装置は、前述と同様の表示部および入力部を有するとともに、論理設計結果に基づいて設計対象回路を成す各論理構成要素の実装的な配置を行なった後に各論理構成要素間の配線を行なうレイアウト設計部と、このレイアウト設計部による配置/配線結果を表示部に表示させる表示制御部と、レイアウト設計部により各論理構成要素の実装的な配置を決定した段階で各論理構成要素間に仮想的な配線を行な50

って配線経路を予測する配線経路予測部とをそなえ、レイアウト設計部が、配線経路予測部による予測結果に基づいて配線順序および迂回率を決定してから、決定された配線順序および迂回率に従って各論理構成要素間の実配線を行なうととを特徴としている(請求項28)。

20

【0036】との場合、設計対象回路を格子状の多数の領域に分割し、設計対象回路上での配線の混雑度を、各格子内での使用可能チャネル数に対する、配線経路予測部による予測結果に基づく予想使用チャネル数の割合として算出し、その混雑度の大小に基づいて各格子のランク付けを行なう混雑度計算部をそなえ、レイアウト設計部が、混雑度計算部からのランク付け情報に基づいて混雑度の高い領域における実配線を優先的に行なう(請求項29)。

【0037】また、配線経路予測部による予測結果に基づいて予め指定された迂回率での配線可能性を判定する配線可能性判定部をそなえ、レイアウト設計部が、配線可能性判定部により配線不可能と判定された場合には、配線可能な迂回率を決定するように構成してもよい(請求項30)。さらに、レイアウト設計部による配線が多層にわたる場合には、配線経路予測部が、各配線層毎に配線経路の予測を行なうとともに、混雑度計算部が、配線経路予測部による各配線層毎の予測結果に基づいて前記混雑度を算出し、レイアウト設計部が、混雑度計算部により算出された各配線層毎の混雑度の大小に基づいて、混雑度が高いと予想されるチャネルを使用する必要度の高いネットの実配線を優先的に行なうように構成してもよい(請求項31)。

【0038】第5発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有し、レイアウト設計部による配線が多層にわたり且つ主配線方向の同じ配線層が複数存在する場合、前記主配線方向の同じ各配線層毎に異なる配線長さを予め指定しておき、レイアウト設計部が、配線方向および配線長さに応じて前記配線層の中から選択した配線層に対して実配線を行なうことを特徴としている(請求項32)。

【0039】第6発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有し、レイアウト設計部が、配線対象ネットをディレイに対するクリティカル度によって分類し、分類した各配線対象ネットに対して配線順序および迂回率を設定し、その配線順序および迂回率に従って各論理構成要素間の実配線を行なうことを特徴としている(請求項33)。

【0040】との場合、レイアウト設計部が、前記クリティカル度に応じて、当該配線対象ネットに隣接して後で配線される他ネットの配線許容度を設定し、当該配線対象ネットの実配線後に前記配線許容度に従って他ネットの実配線を行なうように構成する(請求項34)。第

7発明の会話型回路設計装置は、前述と同様の表示部、 入力部、レイアウト設計部および表示制御部を有するほか、レイアウト設計部による各論理構成要素の配置後に配置エラーを起こした論理構成要素が存在するか否かをチェックする配置チェック部をそなえ、この配置チェック部により配置エラーを起こした論理構成要素が存在するものと判断した場合に、表示制御部が、配置エラーを起こした論理構成要素の一覧リストを表示部に表示させるとともに、前記配置エラーを起こした論理構成要素を表示部における設計対象回路の配置マップ上で強調的に表示させることを特徴としている(請求項35)。この場合、表示制御部が、入力部からの指示により論理構成要素一覧リスト上で選択した論理構成要素を、配置マップ上で強調的に表示させるように構成してもよい(請求項36)。

21

【0041】第8発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有するほか、レイアウト設計部により実行された実配線結果に基づいて設計対象回路上での配線の混雑度を算出する混雑度計算部をそなえ、入力部から、既に配線済のネットに対して指定配線長を加えた再配線を行なう旨の指示が入力されると、レイアウト設計部が、混雑度計算部による計算結果に基づいて混雑度の低い領域を選択し、選択した領域内における当該配線済のネットに対して前記指定配線長を加えた指定長配線を自動的に行なうことを特徴としている(請求項37)。

【0042】第9発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有し、入力部から、既に配線済のネットに対して指定配線長を加えた再配線を当該ネットを含む所定領域内で行なう旨の指示が入力されると、レイアウト設計部が、前記所定領域内における当該配線済のネットに対して前記指定配線長を加えた指定長配線を前記所定領域内で自動的に行なうことを特徴としている(請求項38)。

【0043】第10発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有し、入力部から、既に配置済の論理構成要素の配置位置を変更する旨の指示が入力されると、レイアウト設計部が、当該論理構成要素に繋がるべきネットが既に配線済であれば、配置位置変更(再配置)後の当該論理構成要素と当該ネットとの間の再配線を自動的に行なうことを特徴としている(請求項39)。

【0044】第11発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有し、表示制御部が表示部に設計対象回路についての配置マップを複数表示させている際に、レイアウト設計部が入力部からの指示により複数の配置マップのうちの少なくとも1つの配置マップ上で配置処理もしくは配線処理を行なった場合、表示制御部が、当該処理対 50

象の部分を表示する他の配置マップ上でも当該処理による結果を連携して表示させることを特徴としている(請求項40)。

【0045】第12発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有するとともに、レイアウト設計部が設計対象領域を複数のレイアウト階層ブロックに分割して配線設計を行なう場合に入力部からの指示に応じて仮想ブロック端子を各レイアウト階層ブロックの境界で配置すべき配置領域を設定する配置領域設定部をそなえ、レイアウト設計部が、配置領域設定部により設定された配置領域内に前記仮想ブロック端子を配置しながら配線処理を実行することを特徴としている(請求項41)。

【0046】との場合、入力部からの指示に応じて、複 数の仮想ブロック端子を1つの集合体として登録するグ ルーピング部をそなえ、配置領域設定部が、入力部から の指示に応じて、グルーピング部により登録された集合 体毎に、前記配置領域を設定するように構成してもよい (請求項42)。第13発明の会話型回路設計装置は、 前述と同様の表示部、入力部、レイアウト設計部および 表示制御部を有するとともに、レイアウト設計部が設計 対象領域を複数のレイアウト階層ブロックに分割して配 線設計を行なう場合に入力部からの指示に応じて各レイ アウト階層ブロックの境界で仮想ブロック端子の配置を 禁止する禁止領域を設定する配置禁止領域設定部をそな え、レイアウト設計部が、配置禁止領域設定部により設 定された禁止領域以外の領域に前記仮想ブロック端子を 配置しながら配線処理を実行することを特徴としている (請求項43)。

【0047】第14発明の会話型回路設計装置は、前述 と同様の表示部,入力部,レイアウト設計部および表示 制御部を有するとともに、レイアウト設計部が設計対象 領域を複数のレイアウト階層ブロックに分割して配線設 計を行なう場合に仮想ブロック端子を配置すべき各レイ アウト階層ブロックの境界上での配置位置を決定する配 置位置決定部をそなえ、配置位置決定部が、仮想ブロッ ク端子の配置位置を決定すべきレイアウト階層ブロック において仮想ブロック端子に接続されるネットに繋がる 論理構成要素のピン座標の重心を求め、その重心の位置 から仮想ブロック端子に接続すべき他のレイアウト階層 ブロックの方向へ延ばした直線が横切る当該レイアウト 階層ブロックの辺を求めてから、当該辺に最も近い当該 ネットのピンを求め、当該ピンの位置から主配線方向も しくは従配線方向へ延ばした直線と当該辺との交わる位 置を該仮想ブロック端子の配置位置として決定するとと もに、レイアウト設計部が、配置位置決定部により決定 された配置位置に前記仮想ブロック端子を配置しながら 複数のレイアウト階層ブロック間の配線処理を実行する ことを特徴としている(請求項44)。

【0048】第15発明の会話型回路設計装置は、前述

10

20

30

40

と同様の表示部, 入力部, レイアウト設計部および表示 制御部を有するとともに、レイアウト設計部が設計対象 領域を複数のレイアウト階層ブロックに分割して配線設 計を行なう場合に仮想ブロック端子を配置すべき各レイ アウト階層ブロックの境界上での配置位置を決定する配 置位置決定部をそなえ、配置位置決定部が、相互に接続 される各レイアウト階層ブロックにおいて仮想ブロック 端子に接続されるネットに繋がる論理構成要素のピン座 標の重心を求め、各レイアウト階層ブロック毎に求めら れた重心間をスタイナー木により接続して配線経路の予 測を行ない、予測された配線経路と各レイアウト階層ブ ロックの境界との交わる位置を各レイアウト階層ブロッ クの仮想ブロック端子の配置位置として決定するととも に、レイアウト設計部が、配置位置決定部により決定さ れた配置位置に前記仮想ブロック端子を配置しながら複 数のレイアウト階層ブロック間の配線処理を実行すると とを特徴としている(請求項45)。

23

【0049】第16発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有するとともに、設計対象回路がチップ表面に入出力端子を有する回路であり且つ入出力端子に配線接続されるべき論理構成要素としての入出力回路の設計対象回路上での配置位置が既に決定している場合に入出力回路のビン位置に最も近い入出力端子配置可能位置を求める配置可能位置決定部をそなえ、レイアウト設計部が、配置可能位置決定部により決定された入出力端子配置可能位置と入出力回路のビンとの間の配線処理を実行することを特徴としている(請求項46)。

【0050】第17発明の会話型回路設計装置は、前述と同様の表示部、入力部、レイアウト設計部および表示制御部を有するとともに、設計対象回路がチップ表面に入出力端子を有する回路であり且つ入出力端子の設計対象回路上での配置位置が既に決定している場合に入力部からの指示に応じて入出力端子と当該入出力端子に接続されるべき論理構成要素としての入出力回路のピンとの距離が所定値以下となるように入出力回路の配置位置を制限する制限領域を設定する制限領域設定部をそなえ、レイアウト設計部が、制限領域設定部により設定された制限領域内に入出力回路を配置するとともに、入出力回路のピンと入出力端子との間の配線処理を実行することを特徴としている(請求項47)。

[0051]

【作用】上述した第1発明の会話型回路設計装置では、 設計対象回路を成す各論理構成要素についてのディレイ 値がその論理構成要素に入力される信号波形の鈍りに応 じて設定変更されるので、信号波形鈍りを考慮しながら スピード解析部によるディレイ計算を行なうことができ る(請求項1)。

【0052】上述した第2発明の会話型回路設計装置では、論理設計部、レイアウト設計部およびスピード解析 50

部がそれぞれの処理を実行している際、随時、他の処理 に移行してその処理を実行することができるほか、論理 設計後で実装的な配置を行なう前に、スピード解析部に より、設計対象回路の配線パスについてのディレイ値が 予測・算出され、より早い段階でディレイ計算結果を回 路設計に反映させることができる(請求項2)。

【0053】また、スピード解析部により、実装的な配置を行なった後で配線を行なう前には、接続すべきピン間の最短経路に基づいてディレイ値が見積もられるとともに(請求項3)、実配線後には実配線結果に基づいてディレイ値が算出され、そのディレイ計算結果を配置設計や配線設計に反映させることができる(請求項4)。【0054】なお、第2発明においても、設計対象回路を成す各論理構成要素についてのディレイ値をその論理構成要素に入力される信号波形の鈍りに応じて設定変更することで、信号波形鈍りを考慮しながらスピード解析部によるディレイ計算を行なうことができる(請求項5)。また、パストレース部により配線パスのトレース処理を行なう同時に、スピード解析部により、その配線パスに沿って、信号波形の鈍りの変化を考慮しながらディレイ計算を行なうことができる(請求項6)。

【0055】とのとき、クロック系が設計済である場合、まず、バストレース部により指定クロックビンからのバストレースを行なうと同時にスピード解析部によりクロックパスディレイ値が算出されるとともに、指定クロックピンに接続される論理構成要素のピンにフラグが設定される。そして、バストレース部により、全ての論理構成要素のクロック入力ピンから配線バスのトレース 処理が行なわれ、フラグを設定されたピンがトレースされる度にタイミングチェック部が起動され、そのピンの属する論理構成要素についてのクロックタイミングチェックが実行される。従って、クロック系からのクロック信号を受けて動作する膨大な数の論理構成要素間の全ての組合せの配線バスに対し、網羅的に且つ自動的にクロックタイミングチェックを行なうことができる(請求項7)。

【0056】また、ディレイ値設定部により任意のビン に対し所定ディレイ値を設定し、スピード解析部による ディレイ計算時にその所定ディレイ値を加算すること で、異なる周期(非同期)のクロック信号で動作する配線パスについて同時にクロックタイミングチェックを行なうことができるほか、ディレイ値を任意のビンで任意 の値に初期化することが可能になる(請求項8)。

【0057】一方、クロック系が未設計である場合には、サーチ部により、そのクロック系に接続される論理構成要素が全てサーチされ、サーチされた論理構成要素のピンにフラグが設定される。そして、パストレース部により、全ての論理構成要素のクロック入力ピンから配線パスのトレース処理が行なわれ、フラグを設定されたピンがトレースされる度にタイミングチェック部が起動

25

され、そのピンの属する論理構成要素についてのクロックタイミングチェックが実行される。従って、クロック系が未設計の状態であっても、クロック系からのクロック信号を受けて動作する膨大な数の論理構成要素間の全ての組合せの配線パスに対し、網羅的に且つ自動的にクロックタイミングチェックを行なうことができ、そのチェック結果をクロック系の配線設計に反映させることができる(請求項9)。

【0058】また、各論理構成要素のピン毎に、バストレース部にてトレースされた回数をカウンタにより計数することで、全てのバストレースを終了した時点でカウンタによるカウント値に基づいて、信号が通過する割合の高いピンを把握することができる(請求項10)。そのカウント結果に基づく各ピンにおける信号の通過頻度の大小に関する情報が表示部に表示されることにより、設計者は、表示部を参照するだけで、信号通過頻度の高いピンつまりはディレイ改善等に大きな影響を及ぼすピンを判別することができる(請求項11)。

【0059】さらに、範囲設定部にてトレース処理およ びディレイ計算処理の実行範囲を設定することにより、 その実行範囲内のみでトレース処理およびディレイ計算 処理が実行されてその処理結果が表示部に表示されるの で、設計者が必要とする範囲についてのみ処理の実行お よび表示を行なうととができる(請求項12)。また、 トレース制御部により、入力部からの指示に応じてフォ ワードトレース、バックワードトレースもしくは2点間 トレースのいずれかが選択され、パストレース部の動作 を自動的に切換制御するととができる(請求項13)。 との時、バックワードトレースについてはパストレース と同時にディレイ計算を行なうことができないため、常 30 にディレイ計算を実行するものとすると、処理時間が長 くなる場合がある。そとで、バックワードトレースにつ いてはディレイ計算を行なうか否かのモードを予め設定 することで、設計者が要望する場合のみディレイ計算を 実行させることができる(請求項14)。

【0060】さらに、トレース結果およびディレイ計算結果が、トレース到達ピンのリストとしてソートされて表示部に表示されるので、設計者は、表示部上の表示からトレース到達ピンのピン名やディレイ値の大小を表示部上の表示から容易に把握することができる(請求項15)。この時、トレース到達ピンのリストを階層的に表示部に表示し、その表示部上で選択された上位階層の情報に対応する下位階層の情報を表示部に表示することで、膨大な数のトレース到達ピンを表示部上でコンパクトに表示することができるほか(請求項16)、外部ファイル電込部によりトレース到達ピンのリストを外部ファイルに書き込むことで、そのリストを外部ファイルに保存したり退避させたりすることができる(請求項17)。

【0061】また、模式的な到達経路図とともに、その 50 による予測結果に基づいて決定された配線順序および迂

到達経路図の位置に応じてディレイ値および累積ディレイ値を示すグラフを表示部に表示することで、設計者は、配線パスの中で信号通過に要する時間がかかる箇所を一目で判別することができる(請求項18)。この時、模式的な到達経路図やグラフを複数の配線パスについて同時に表示部に表示することで、設計者は、複数の配線パスのディレイ状況を表示部上で参照しながら比較することができる(請求項19)。

【0062】また、前述した模式的な到達経路図やグラフを印字部により印字出力することで、設計者は印字結果を参照しながら配線パスのディレイ状況を検討できるほか(請求項20)、外部ファイル書込部により模式的な到達経路図やグラフに関するデータを外部ファイルに書き込むことで、そのデータを外部ファイルに保存したり退避させたりすることができる(請求項21)。

【0063】さらに、入力部からの指示に応じて、模式的な到達経路図に対応する実回路図を表示部に表示させることで、設計者は、模式的な到達経路図の実回路上での位置を表示部上で把握することも可能である(請求項22)。またさらに、バストレース部によりトレースされた全ての配線バスを、ピン名を付して木構造形式で表示部に表示するとともに、入力部からの指示により表示部上で選択したピンについての詳細情報を表示部に表示することで、設計者は、当該配線バスの全体を把握しながら各ピンについての詳細情報を容易に得ることができる(請求項23)。

【0064】上述した第3発明の会話型回路設計装置では、表示制御部により、特徴点の座標が、座標軸毎に昇順または降順にソートされその順位に比例した座標値に置換された上で表示部に表示されるので、設計者は、設計対象回路の詳細部分も全体像も同時に表示部上で把握することができる(請求項24)。この時、前記特徴点として、ビン間を接続するワイヤの両端点と、そのワイヤ上の内分点とを取り出して表示することで、設計対象回路を表示部上でより見やすく表示することができる(請求項25)。

【0065】また、配線接続状況が多層にわたる場合には、表示制御部により、前記置換後の座標値に層順に比例するオフセットを加算した上で、前記特徴点を表示部に表示することで、設計者は、層を介して重なった配線線分を表示部上で容易に把握することができる(請求項26)。さらに、前記特徴点毎に、その座標の置換前と置換後とで共通の識別子を予め設定することで、設計者は、置換前と置換後とで特徴点間の対応を容易に認識することができる(請求項27)。

【0066】上述した第4発明の会話型回路設計装置では、実装的な配置を決定した段階で配線経路予測部により各論理構成要素間に仮想的な配線が行なわれ配線経路が予測され、レイアウト設計部により、配線経路予測部による予測結果に基づいて決定された配線原度などが活

回率に従って各論理構成要素間の実配線が行なわれるので、配線の状態を予測しながら効率のよい実配線を行な うことが可能になる(請求項28)。

27

【0067】との時、混雑度計算部により、設計対象回路上の各格子内での混雑度が〔(配線経路予測部による予測結果に基づく予想使用チャネル数)/(各格子内での使用可能チャネル数)〕として算出されるとともに、その混雑度のランク付けが行なわれ、レイアウト設計部により、混雑度計算部からのランク付け情報に基づいて配線が混雑するものと予測される領域から実配線が実行され、効率のよい実配線を行なうことができる(請求項29)。

【0068】また、配線可能性判定部により、配線経路予測部の予測結果に基づいて予め指定された迂回率での配線可能性が判定され、配線不可能と判定された場合には、レイアウト設計部により、配線可能な迂回率が決定されて実配線が行なわれるので、配線不能となる部分をできる限り少なくできる(請求項30)。さらに、レイアウト設計部による配線が多層にわたる場合には、配線経路予測部により各配線層毎に配線経路が予測されるともに、混雑度計算部によりその各配線層毎の予測結果に基づいて混雑度が算出され、レイアウト設計部により、混雑度計算部にて算出された各配線層毎の混雑度に基づき混雑度が高いと予想されるチャネルを使用する必要度の高いネットの実配線を優先的に行なうことで、効率のよい実配線を行なうことができる(請求項31)。【0069】上述した第5発明の会話型回路設計装置で

は、レイアウト設計部による配線が多層にわたり且つ主 配線方向の同じ配線層が複数存在する場合、各配線層毎 に異なる配線長さを予め指定し、レイアウト設計部によ り、配線方向および配線長さに応じて複数の配線層中か ら選択した配線層に対して実配線が行なわれるので、各 配線層を有効に利用することができる(請求項32)。 【0070】上述した第6発明の会話型回路設計装置で

【0070】上述びた第6発明の会話型回路設計装置では、レイアウト設計部により、配線対象ネットをディレイに対するクリティカル度によって分類し、そのクリティカル度に応じた配線順序および迂回率に従って各論理構成要素間の実配線が行なわれるので、クリティカル度を考慮しながら効率のよい実配線を行なうことができる(請求項33)。

【0071】との時、レイアウト設計部により、前記クリティカル度に応じて設定した配線許容度に従って他ネットの実配線を行なうことで、クリティカル度の高いネットに対して配線寄生容量が発生してディレイが増大するのを防止することができる(請求項34)。上述した第7発明の会話型回路設計装置では、配置チェック部により、配置エラーを起こした論理構成要素が存在すると判断された場合、配置エラーを起こした論理構成要素の一覧リストが表示部に表示され、且つ、その論理構成要素が表示部における配置マップ上で強調的に表示される50

ので、設計者は、直ちに配置エラーの発生を認識すると とができる(請求項35)。

【0072】との時、入力部からの指示により論理構成要素一覧リスト上で特定の論理構成要素を選択すると、その論理構成要素のみを配置マップ上で強調的に表示するととができ、設計者は、配置エラーを起とした論理構成要素を特定しながら表示部の配置マップ上で確認するとかできる(請求項36)。上述した第8発明の会話型回路設計装置では、既に配線済のネットに対して指定配線長を加えた再配線を行なう旨の指示が入力部から入力されると、レイアウト設計部により、混雑度計算部による計算結果に基づいて混雑度の低い領域が選択され、その領域内における配線済のネットに対して前記指定配線長を加えた指定長配線が自動的に行なわれるので、再配線処理を簡易化することができる(請求項37)。

【0073】また、上述した第9発明の会話型回路設計 装置では、既に配線済のネットに対して指定配線長を加 えた再配線を当該ネットを含む所定領域内で行なう旨の 指示が入力部から入力されると、レイアウト設計部によ り、前記所定領域内における当該配線済のネットに対し て前記指定配線長を加えた指定長配線が前記所定領域内 で自動的に行なわれるので、やはり再配線処理を簡易化 することができる(請求項38)。

【0074】上述した第10発明の会話型回路設計装置では、既に配置済の論理構成要素の配置位置を変更する旨の指示が入力部から入力されると、レイアウト設計部により、当該論理構成要素に繋がるべきネットが既に配線済であれば、再配置後の当該論理構成要素と当該ネットとの間の再配線が自動的に行なわれるので、設計者が再配置後の再配線処理を行なう必要がなくなり、再配置処理を簡易化することができる(請求項39)。

【0075】上述した第11発明の会話型回路設計装置では、配置マップのマルチウインドウ表示を行なう際に、1つの配置マップ上で配置処理や配線処理を行なった場合でもその処理を他の配置マップに連携させて表示することができるほか、複数の配置マップを同時に使用して配置処理や配線処理を行なうことができる(請求項40)。

【0076】上述した第12発明の会話型回路設計装置では、階層レイアウト設計を行なう際に、配置領域設定部により設定された配置領域内に仮想ブロック端子を配置しながらレイアウト設計部による配線処理が実行されるので、設計者の意図を反映しながら仮想ブロック端子を自動的に配置することができる(請求項41)。この時、グルーピング部により登録された集合体単位で、前記配置領域を設定することができ、同一種別の信号についての複数の仮想ブロック端子を同一の配置領域に配置させる指示を容易に行なうことができる(請求項42)

0 【0077】上述した第13発明の会話型回路設計装置

では、階層レイアウト設計を行なう際に、配置禁止領域 設定部により設定された禁止領域以外の領域に仮想ブロ ック端子を配置しながらレイアウト設計部による配線処 理が実行されるので、設計者の意図を反映しながら仮想 ブロック端子を自動的に配置することができる(請求項 43).

29

【0078】上述した第14発明の会話型回路設計装置 では、階層レイアウト設計を行なう際に、配置位置決定 部により、あるレイアウト階層ブロック内におけるピン 座標の重心と接続すべき他のレイアウト階層ブロックの 方向とに基づいて、当該レイアウト階層ブロックの仮想 ブロック端子の配置位置が決定され、レイアウト設計部 により、前記配置位置に仮想ブロック端子を配置しなが ら複数のレイアウト階層ブロック間の配線処理が実行さ れるので、設計者の意図を反映するとともにレイアウト 階層ブロック内の論理構成要素の配置や配線を考慮しな がら、仮想ブロック端子を自動的に配置することができ る(請求項44)。

【0079】上述した第15発明の会話型回路設計装置 では、階層レイアウト設計を行なう際に、配置位置決定 20 部により、相互に接続される各レイアウト階層ブロック 内におけるピン座標の重心とこれらの重心間を接続する スタイナー木とに基づいて、各レイアウト階層ブロック の仮想ブロック端子の配置位置が決定され、レイアウト 設計部により、前記配置位置に仮想ブロック端子を配置 しながら複数のレイアウト階層ブロック間の配線処理が 実行されるので、設計者の意図を反映するとともにレイ アウト階層ブロック内の論理構成要素の配置や配線を考 慮しながら、仮想ブロック端子を自動的に配置すること ができる(請求項45)。

【0080】上述した第16発明の会話型回路設計装置 では、チップ表面に入出力端子(バンプ)を有する回路 が設計対象回路である際、その入出力端子に配線接続さ れるべき入出力回路(論理構成要素)の設計対象回路上 での配置位置が既に決定している場合に、配置可能位置 決定部により、入出力回路のピン位置に最も近い入出力 端子配置可能位置が求められ、レイアウト設計部によ り、前記入出力端子配置可能位置と入出力回路のピンと の間の配線処理が実行されるので、バンプをもつ回路の 階層レイアウト設計を行なう場合でも、バンプと入出力 40 回路のピンとの間を制限値以内の配線長で配線すること が容易に行なわれる(請求項46)。

【0081】上述した第17発明の会話型回路設計装置 では、チップ表面に入出力端子(バンプ)を有する回路 が設計対象回路である際、そのバンブの設計対象回路上 での配置位置が既に決定している場合に、制限領域設定 部により、入力部からの指示に応じて入出力回路の配置 位置を制限する制限領域が設定され、レイアウト設計部 により、前記制限領域内に入出力回路が配置されるとと

行されるので、バンプをもつ回路の階層レイアウト設計 を行なう場合でも、パンプと入出力回路のピンとの間を 制限値以内の配線長で配線するととが可能になる(請求 項47)。

[0082]

【実施例】以下、図面を参照して本発明の実施例を説明

(a) 本実施例の装置の基本構成の説明

図1は本発明の一実施例としての会話型回路設計装置の 基本構成を示すブロック図で、との図2において、10 は論理回路情報、レイアウト情報、ディレイ計算用のデ ータ(後述)など一切の情報を格納するデータベース (DB)、11は後述する各種回路設計過程を表示する 表示部、12はこの表示部11上における表示状態を制 御する表示制御部、13は表示部11上の表示データを 参照し設計者がその表示データに対する応答情報を入力 するキーボード、マウス等の入力部である。

【0083】14は設計対象回路(本実施例ではLSI 等の集積回路とする)についての論理設計を行なう論理 設計部、15はレイアウト設計部で、このレイアウト設 計部15は、図3にて後述するどとく構成され、論理設 計部14による論理設計結果に基づいて、設計対象回路 を成す各論理構成要素〔本実施例ではフリップフロップ 等のセルであり、ゲートあるいは素子と呼ぶ場合もあ る〕の実装的な配置を行なった後、各セル間の配線を行 なうものである。

【0084】また、16はスピード解析部で、とのスピ ード解析部16は、図2にて後述するどとく構成され、 レイアウト設計部15による設計結果に従う設計対象回 路上の各パス毎に、ディレイ計算に基づくスピード解析 を行なうものである。さらに、17は本実施例の会話型 回路設計装置を構成する各部を統括的に管理するための CPUである。

【0085】そして、本実施例では、上述した論理設計 部14, レイアウト設計部15およびスピード解析部1 6が、同一のシステム(装置)内にそなえられ、CPU 17の管理のもと、随時、相互に連係可能に接続される ほか、論理設計部14,レイアウト設計部15およびス ピード解析部16による処理結果は、後述するととく、 随時、表示制御部12により表示部11に表示されるほ か、データベース10に格納されるようになっている。 【0086】18は外部ファイル書込部で、との外部フ ァイル書込部18は、入力部13からの指示に応じて、 後述するどとく表示制御部12により表示部11に表示 されたトレース到達ピンのリストのほか到達経路図やグ ラフを外部ファイル18Aに書き込むものである。ま た、19は印字部で、この印字部19は、入力部13か らの指示に応じて、後述するごとく表示制御部12によ り表示部11に表示されたトレース到達ピンのリストの もに、入出力回路のピンとバンプとの間の配線処理が実 50 ほか到達経路図やグラフを所定の記録用紙に印字出力す

るものである。

【0087】なお、表示制御部12, 論理設計部14. レイアウト設計部15 およびスピード解析部16の機能は、具体的には、CPU17(もしくはCPU17と並列的にそなえられた他のCPU)が図示しないROMに格納されたプログラム(ソフトウエア)を実行することにより実現されるものであるが、本実施例の図中では、各機能を明確すべく、表示制御部12, 論理設計部14、レイアウト設計部15 およびスピード解析部16や、これらの各部14~16の有する後述する各機能をブロック化して示している。従って、本実施例の会話型回路計算装置は、CPU17, ROM(図示せず), データベース10、表示部11、入力部13、外部ファイル書込部18、印字部19等を有する一般的な計算機システムを用いて実現することが可能である。

31

【0088】ところで、スピード解析部16は、図2に示すように、ディレイ計算部21、パストレース部22、タイミングチェック部23、フラグ設定部24、ディレイ値設定部25、サーチ部26、カウンタ27、範囲設定部28、トレース制御部29およびモード設定部2030を有して構成されている。とこで、ディレイ計算部21は、レイアウト設計部15による設計結果に従う設計対象回路上の各配線パス毎にディレイ計算を行なってスピード解析部16の本体としての機能を果たすもので、本実施例では、図4~図6にて後述するごとく、設計対象回路を成すセル(ゲート)についてのパスディレイ値を、そのセルに入力される信号波形の鈍り(SLEW RATE)に応じて設定変更しながら、ディレイ計算を行なうものである。

【0089】パストレース部22は、入力部13からの指示により指定したセルの所定ピンに接続される配線パスをそのピンからトレースするもので、このパストレース部22が配線パスのトレース処理を行なうと同時に、本実施例では、ディレイ計算部21が、トレース処理と並行して、配線パスに沿って変化する信号波形の鈍りを算出してその鈍りに応じた配線パス上のセルのディレイ値を設定変更しながら、その配線パスについてのディレイ計算を行なうようになっている。

【0090】また、トレース制御部29は、上述したバストレース部22の動作を切換制御するためのもので、例えば、入力部13からの指示によりトレース開始ピンのみを指定した場合にはそのトレース開始ピンからのフォワードトレース(入力側から出力側へ向かうトレース)を実行し、入力部13からの指示によりトレース到達ピンのみを指定した場合にはそのトレース到達ピンからのバックワードトレース(出力側から入力側へ向かうトレース)を実行し、入力部13からの指示によりトレース開始ピンおよびトレース到達ピンの2点を指定した場合にはこれらの2点間のトレースを実行するように、パストレース部22の動作を切換制御するものである。

【0091】とのようなトレース制御部29にはモード設定部30が付設されている。とのモード設定部30は、トレース制御部29によりバストレース部22にバックワードトレースを実行させる際に、入力部13からの指示により、そのバックワードトレース終了後にディレイ計算部21にディレイ計算を実行させるか否かについてのモードを設定するものである。

32

【0092】タイミングチェック部23は、クロック信号が各論理構成要素に供給されるタイミングをチェックするものであり、フラグ設定部24は、セルがタイミングチェック部23のチェック対象であることを示すフラグを設定するためのものである。また、ディレイ値設定部25は、入力部13からの指示に応じてパストレース部22によりトレースされた任意のピンに対し所定ディレイ値を設定するものであり、サーチ部26は、各セルに対してクロック信号を供給するクロック系が未設計である場合に、クロック系に接続されるクロック入力ピンをもつセルを全てサーチするものである。

【0093】これらのタイミングチェック部23、フラグ設定部24、ディレイ値設定部25 およびサーチ部26は、後述するごとく、フラグを設定されたピンの属するセルについてのクロックタイミングチェックを行なうようになっている。また、ディレイ値設定部25は、後述するごとく、ディレイ値を任意のピンで任意の値に初期化するための機能も果たす。

【0094】さらに、カウンタ27は、設計対象回路を成す各セルのピン毎に設けられ、各ピンがパストレース部22によってトレースされた回数を計数するものであり、範囲設定部28は、入力部13からの指示に応じて30パストレース部22による配線パスのトレース処理およびディレイ計算部21によるディレイ計算処理の実行範囲を設定するものである。

【0095】なお、本実施例の表示制御部12は、スピード解析部16の処理に応じ、次のような各種機能①~ ②を果たすようになっている。

②範囲設定部28により設定された実行範囲についての 処理結果のみを表示部11に表示させる機能。

【0096】 3パストレース部22によるトレース結果 およびディレイ計算部21によるディレイ計算結果をトレース到達ピンのリストとして表示部11に表示させる 機能(図10~図20にて後述)。との3の機能に対応して、表示制御部12は、そのリストの表示状態を、トレース到達ピンのピン名もしくは各トレース到達ピンのディレイ値に応じてソートするソート機能(図11~図13参照)をそなえるほか、そのリストを階層的に表示部11に表示させ(図14参照)、入力部13からの指50 示により表示部11上の上位階層の情報が選択される

と、選択された上位階層の情報に対応する下位階層の情 報を表示部11に表示させる機能も有している。

33

【0097】のバストレース部22によるトレース結果を模式的な到達経路図(図15下段参照)として表示部11に表示させるとともに、そのトレース結果に対応するディレイ計算部21によるディレイ計算結果を、その模式的な到達経路図の位置に応じたディレイ値および累積ディレイ値を示すグラフ(図15上段参照)として表示部11に表示させる機能。

【0098】との④の機能に対応して、表示制御部12 10 は、模式的な到達経路図およびグラフを複数の配線パスについてマルチウインドウ形式で同時に表示部11に表示させる機能や、入力部13からの指示に応じて、模式的な到達経路図に対応する実回路図(図17,図18参照)を表示部11に表示させる機能を有している。さらに、表示制御部12は、パストレース部22によりトレースされたトレース開始ピンからトレース到達ピンまでの全ての配線パスを、各論理構成要素のピンについてのピン名を付して木構造形式で表示部11に表示させる機能(図19参照)とともに、入力部13からの指示によ 20り、表示部11に表示された木構造形式の配線パス表示の中から任意のピンが選択されると、選択されたピンに関する、ディレイ値を含む詳細情報を表示部11に表示させる機能(図20参照)も有している。

【0099】また、本実施例の表示制御部12は、論理設計部14による論理設計結果やレイアウト設計部15による配置/配線結果を回路設計過程(ピンやピアなどの特徴点間の配線接続状況)として表示部11に表示させる際に、次のような機能を果たすようになっている。つまり、表示制御部12は、図21~図29にて後述するごとく、セルのピンやピア等の特徴点の座標を、座標軸毎に昇順または降順にソートしてその順位に比例した座標値に置換した上で、その特徴点を表示部11に表示させる機能を有している。

【0100】この時、特徴点としては、ピンやピアのほか、各セルのピン間を接続するワイヤの両端点と、そのワイヤ上の内分点(例えば図28に示すごとく4分の1内分点、中点、4分の3内分点等)と、ピンを表示する矩形図形の4頂点(図26~図28参照)とが取り出される。また、表示部11に表示される配線接続状況が多層にわたる場合には、表示制御部12は、図29にて後述するごとく、前述した順序置換を行なった座標値に、各特徴点の存在する層の層順に比例するオフセットを加算した上で、その特徴点を表示部11に表示させる機能も有している。

【0101】なお、前記特徴点毎に、その座標の置換前と置換後とで共通の識別子を予め設定され、図21~図25に示すように、その識別子を各特徴点に付した状態で、表示部11上での配線接続状況の表示が行なわれるようになっている。一方、レイアウト設計部15は、図50

3に示すように、配置部31、配線部32、配線経路予測部33、混雑度計算部34、配線可能性判定部35、配置チェック部36、配置領域設定部37、グルーピング部38、配置禁止領域設定部39、配置位置決定部40、配置可能位置決定部41および制限領域設定部42を有して構成されている。

【0102】とこで、配置部31は、論理設計部14による論理設計結果に基づいて、設計対象回路を成す各セルの実装的な配置を行なうものであり、配線部32は、配置部31により設計対象回路上にセルが実装的に配置された後、各セル間の配線を自動的に行なうものであり、これらの配置部31および配線部32が、レイアウト設計部15の本体としての機能を果たしている。

【0103】配線経路予測部33は、配置部31により各セルの実装的な配置を決定した段階で、各セル間に仮想的な配線を行なって配線経路を予測するものであり、混雑度計算部34は、設計対象回路を格子状の多数の領域に分割し、設計対象回路上での配線の混雑度を、各格子内での使用可能チャネル数に対する、配線経路予測部33による予測結果に基づく予想使用チャネル数の割合として算出し、その混雑度の大小に基づいて各格子のランク付けを行なって混雑度マップ(図30参照)作成するものである。また、配線可能性判定部35は、配線経路予測部33による予測結果に基づいて予め指定された迂回率での配線可能性を判定するものである。

【0104】そして、配線部32は、配線経路予測部33による予測結果に基づいて配線順序および迂回率を決定してから、決定された配線順序および迂回率に従って各セル間の実配線を行なうが、具体的には、図30,図31にて後述するごとく、混雑度計算部34により作成された混雑度マップに基づいて各格子のランク付けを行ない、混雑度の高い領域における実配線を優先的に行なうとともに、配線可能性判定部33により配線不可能と判定された場合には、配線可能な迂回率を決定するようになっている。

【0105】なお、配線部32による配線が多層にわたる場合には、図32にて後述するごとく、配線経路予測部33が各配線層毎に配線経路の予測を行なうとともに、混雑度計算部34が配線経路予測部33による各配線層毎の予測結果に基づいて混雑度を算出し、配線部32が、混雑度計算部34により算出された各配線層毎の混雑度の大小に基づいて、混雑度が高いと予想されるチャネルを使用する必要度の高いネットの実配線を優先的に行なうようになっている。

【0106】また、配線部32による配線が多層にわたり且つ主配線方向の同じ配線層が複数存在する場合、図33にて後述するどとく、前記主配線方向の同じ各配線層毎に異なる配線長さを予め指定しておき、配線部32が、配線方向および配線長さに応じて前記配線層の中から選択した配線層に対して実配線を行なうようになって

いる。

【0107】さらに、配線部32は、配線対象ネットをディレイに対するクリティカル度(予め設定されたディレイ値に対する配線余裕の程度)によって分類し、分類された各配線対象ネットに対して配線順序および迂回率を設定し、その配線順序および迂回率に従って各論理構成要素間の実配線を行なうこともできる。この場合、配線部32は、後述するごとく、クリティカル度に応じて、配線対象ネットに隣接して後で配線される他ネットの配線許容度を設定し、配線対象ネットの実配線後に配線許容度に従って他ネットの実配線を行なうようになっている。

35

【0108】なお、上述した例では、配線部32におい て配線順序を決定するための要素として混雑度、クリテ ィカル度等を用いているが、いずれの要素を用いるかに ついては、装置ユーザの要望等により予め設定される か、入力部13からの指示により設定される。配置チェ ック部36は、配置部31による各セルの配置後に配置 エラーを起としたセルが存在するか否かをチェックする もので、この配置チェック部36により配置エラーを起 こしたセルが存在するものと判断した場合、本実施例で は、表示制御部12が、配置エラーを起こしたセルの一 覧リスト (図35参照)を表示部11に表示させるとと もに、その配置エラーを起としたセルを表示部11にお ける設計対象回路の配置マップ上で強調的に表示させる 機能(図35参照)を果たすようになっている。この 時、表示制御部12は、入力部13からの指示によりセ ル一覧リスト上で選択した特定のセルのみを、配置マッ プ上で強調的に表示させる機能も有している。

【0109】なお、本実施例のレイアウト設計部15 は、次のような再配線処理機能①,②や再配置処理機能 ③も有している。

①入力部13から、既に配線済のネットに対して指定配線長を加えた再配線を行なう旨の指示が入力されると、図36にて後述するごとく、配線部32が、混雑度計算部34の混雑度マップに基づいて混雑度の低い領域を選択し、選択した領域内における配線済のネットに対して指定配線長を加えた指定長配線を自動的に行なう再配線処理機能。ただし、このとき、混雑度計算部34は、配線部32により実行された実配線結果に基づき、前述した予想使用チャネル数に代え、実配線により得られた実使用チャネル数を用いて混雑度を算出して、混雑度マップを作成する。

【0110】②入力部13から、既に配線済のネットに対して指定配線長を加えた再配線をそのネットを含む所定領域内で行なう旨の指示が入力されると、図37にて後述するごとく、配線部32が、所定領域内における配線済のネットに対して指定配線長を加えた指定長配線を所定領域内で自動的に行なう再配線処理機能。

③入力部13から、既に配置済のセルの配置位置を変更 50

する旨の指示が入力されると、図38にて後述するごとく、そのセルに繋がるべきネットが既に配線済であれば、配置部31により配置位置変更(再配置)を行なった後に、配線部33が、当該セルとそのネットとの間の再配線を自動的に行なう再配置/再配線処理機能。

【0111】また、本実施例の表示制御部12は、レイアウト設計部15によるレイアウト設計処理に連携する機能として、次のようなマルチウインドウ表示機能(図39.図40にて後述)を有している。つまり、表示制御部12が表示部11に設計対象回路についての配置マップを複数表示させた状態(即ちマルチウインドウ表示状態)で、レイアウト設計部15が入力部13からの指示により複数の配置マップのうちの少なくとも1つの配置マップ上で配置処理もしくは配線処理を行なった場合に、表示制御部12は、その処理対象の部分を表示する他の配置マップ上でも当該処理による結果を連携して表示させる機能を有している。

【0112】さらに、配置領域設定部37、グルーピング部38、配置禁止領域設定部39および配置位置決定部40は、本実施例のレイアウト設計部15(配線部32)により階層レイアウト設計を行なう際の機能を拡充するためのものであり、配置可能位置決定部41および制限領域設定部42は、本実施例のレイアウト設計部15(配線部32)により、チップ表面に入出力端子を有する回路(例えばバンプ付LSI;図47参照)の階層レイアウト設計を行なう際の機能を拡充するためのものである。

【0113】とこで、配置領域設定部37は、図41、図42にて後述するごとく、入力部13からの指示に応30 じて仮想ブロック端子(以下、仮端子という場合もある)を各レイアウト階層ブロック(LSG)の境界で配置すべき配置領域を設定するもので、本実施例の配線部32は、配置領域設定部37により設定された配置領域内に仮想ブロック端子を配置しながら配線処理を実行するようになっている。

【0114】この時、図43にて後述するごとく、入力部13からの指示に応じて複数の仮想ブロック端子を1つの集合体(グループ)として登録するグルーピング部38を配置領域設定部37に付設することで、配置領域設定部37は、入力部13からの指示に応じて、グルーピング部38により登録された集合体毎に、配置領域を設定できるようになっている。

【0115】配置禁止領域設定部39は、図44にて後述するごとく、入力部13からの指示に応じて各レイアウト階層ブロックの境界で仮想ブロック端子の配置を禁止する禁止領域を設定するもので、本実施例の配線部32は、配置禁止領域設定部39により設定された禁止領域以外の領域に仮想ブロック端子を配置しながら配線処理を実行するようになっている。

【0116】配置位置決定部40は、図45,図46に

て後述するどとく、仮想ブロック端子を配置すべき各レ イアウト階層ブロックの境界上での配置位置を決定する もので、配線部32は、配置位置決定部40により決定 された配置位置に仮想ブロック端子を配置しながら複数 のレイアウト階層ブロック間の配線処理を実行するよう になっている。

37

【0117】また、配置可能位置決定部41は、入出力 端子(バンプ)に配線接続されるべき入出力回路(セ ル)の設計対象回路上での配置位置が既に決定している 場合に入出力回路のピン位置に最も近い入出力端子配置 10 可能位置を求めるもので、との配置可能位置決定部41 が動作した場合、図48にて後述するごとく、配線部3 2が、配置可能位置決定部41により決定された入出力 端子配置可能位置と入出力回路のビンとの間の配線処理 を実行するようになっている。

【0118】さらに、制限領域設定部42は、入出力端 子(バンプ)の設計対象回路上での配置位置が既に決定 している場合に、入力部13からの指示に応じて入出力 端子とこの入出力端子に接続されるべき入出力回路(セ ル)のピンとの距離が所定値以下となるように入出力回 路の配置位置を制限する制限領域を設定するもので、と の制限領域設定部42が動作した場合、図49にて後述 するどとく、配置部31が、制限領域設定部42により 設定された制限領域内に入出力回路を配置するととも に、配線部32が、入出力回路のピンと入出力端子との 間の配線処理を実行するようになっている。

【0119】(b)本実施例のディレイ計算およびバス トレースの説明〔(b1)~(b11)〕

(b1)まず、図4,図5により、本実施例のスピード 形鈍りを考慮したディレイ計算について説明する。従 来、ゲート(セル)のパスディレイ値は、ゲートの入力 /出力の負荷容量や負荷駆動能力に応じてスタティック な値として計算されている。しかし、ゲートのパスディ レイ値は、前述したように、着目ゲートに入力される信 号の波形鈍り(入力波形鈍り)によっても大きく影響さ れる。信号の波形鈍りは、配線パスの容量の大きさによ って大きくなり、特に長い配線パスを通過してきた信号 程、その波形鈍りは大きくなる。

【0120】そこで、本実施例では、データベース10 に、入力波形鈍りに対するパスディレイ値の関数を予め 格納しておき、ディレイ計算部21が配線パスのディレ イ値を計算する際には、着目ゲートに入力される信号の 鈍りTsin に応じた値を、データベース10の関数に基 づいて算出し着目ゲートのパスディレイ値TOとして設 定する。そして、そのパスディレイ値TOが、ディレイ 計算部21 において配線パスのディレイ値に加算され る。

【0121】このとき、前記関数は例えば1次関数とし て与えるととができる。つまり、ある波形鈍りが入った 50 り、3つ目は実配線が行なわれた後のディレイである。

場合の仮定ディレイ値とその仮定ディレイ値をベースに した所定傾きとを、少なくとも1組、データベース10 に格納しておくことにより、着目ゲートのパスディレイ 値TOをダイナミックに設定することができる。こと で、図5に示すような回路の着目ゲートg2のパスディ レイ値を設定する場合について、図4に示すような入力 波形鈍りTsin とパスディレイ値TOとの関係を参照し ながら説明する。

【0122】なお、入力波形鈍りTsin とパスディレイ 値TOとの関係として、ある配線容量(負荷容量)につ いて、図4に示すように、予め3点a, b, cのデータ が得られているものとする。また、図5に示す回路で は、配線バス上に2つのゲートg1、g2が設けられ、 ゲートg 1 前段のネット(配線)の負荷容量をC 1、ゲ ートgl, g2間のネットの負荷容量をC2、ゲートg 3後段のネットの負荷容量をC3とする。信号は、図5 中、左方から右方へ進行するものとする。図5におい て、ゲートg2を着目ゲートとする。従って、ゲートg 1はゲートg2に対するドライバゲートとなっている。 【0123】図4に示すような3点a, b, cの特性に より、入力波形鈍りTsin に対するパスディレイ値TO が与えられた場合、着目ゲートg2に入力される信号の 入力波形鈍りXを、図5におけるゲートg1に適当な値 (平均的な値)の入力波形鈍りをもつ信号が入力したも のと仮定して、ネットの負荷容量C1、C2およびドラ イバゲートglの負荷駆動能力により計算する。

【0124】とのように計算された入力波形鈍りXに対 応するパスディレイ値TOxを、既知の2点a, cに基 づく補間計算により求めるとともに、図4に示すグラフ 解析部16におけるディレイ計算部21による、入力波 30 の傾きとして、2点a,bからlphaを、2点b,cからetaを求め、これらの値 $(\alpha, \beta, B, X, TOx)$ を着目 ゲートg2のパスディレイデータとしてデータベース1 0に保存する。なお、Bは既知の点bにおける入力波形 鈍りである。

> 【0125】ととで、入力波形鈍りXを計算する際に、 着目ゲートg2の前段ゲート(ドライバゲート)g1に 適当な値を設定して着目ゲートg2のディレイ値を仮に 計算したが、この値はある程度の入力波形鈍りを考慮し ているので、固定ゲートディレイ値を使用してパストレ ースを行なう時でも、ある程度精度の高いディレイ計算 が可能である。

【0126】とのように、パストレースによるディレイ 計算を行なうとともに、ゲートの入力波形鈍りも同時に 計算することにより、正確なディレイ計算を高速に行な うととができる。

(b2) ゲート間ネットのディレイは、回路の実装形態 により大きく3つに区分できる。1つ目はゲート配置前 (論理設計部14による論理設計後)のディレイであ り、2つ目はゲート配置後(実配線前)のディレイであ

することにより、各ルートのディレイ値がトレースと同時に算出されるようになっている。なお、このようなトレース処理およびディレイ計算は、前述した3つの実装形態それぞれにおいても適用される。

40

ついてネットリストを作成して、各実装形態で同一のディレイ計算式によりネットのディレイ値を計算し、そのディレイ値を回路設計に反映している。

本実施例の装置は、これら3つの実装形態のそれぞれに

【0127】各実装形態でのネットリストを以下に示す。

②ゲート配置前では、ドライバ(D) - レシーバ(R)間の線長、レシーバ(R) - レシーバ(R)間の線長、LSG間の線長を指定可能にして、指定された線長を用い、論理設計結果に基づいてネットの配線長を仮定する。例えば、経験的なディレイ値を参考にして、D-R間を100グリッド(1グリッド=1.6μm)、R-R間を100グリッド、LSG間を1000グリッドとして、論理設計結果からネットの配線長を仮想的に算出する。このときの配線容量としては、単位当たりの実配線容量に対し、適当な隣接ネットが存在するものとして(例えば、一方の側全てに隣接ネットが存在するものとして)、適当に配線寄生容量を割増・加味して設定した論理配線容量を用いる。

【0128】②ゲート配置後では、ゲートのピン位置に 20 より、例えばスタイナー木を用いて最短距離を算出し、その最短距離を論理配線長として用いる。この時の配線容量としては、前述した論理配線容量を用いる。また、配線層が複数存在する場合には各層毎に、使用割合、単位長さ当たりの論理配線容量および論理配線抵抗を設定する。

【0129】**③**ゲート間実配線後では、実際に各配線層の配線の実長が得られ、また、配線容量としては、その実長と、他のネットとの隣接状況とに基づいて算出される実配線容量が用いられる。各実装形態毎に、上述した 30 配線長および配線容量を用いて、ディレイ値が予測・算出される。

【0130】とのようにして、本実施例では、ゲート配置前に、スピード解析部16により、設計対象回路の配線パスについてのディレイ値が予測・算出され、より早い段階でディレイ計算結果を回路設計に反映できるので、より微細化し集積度の高い回路を極めて効率よく設計することができる。また、スピード解析部16により、ゲート配置後には、接続すべきピン間の最短経路に基づいてディレイ値が見積もられるとともに、実配線後には実配線結果に基づいてディレイ値が算出され、そのディレイ計算結果を配置設計や配線設計に反映でき、ディレイ値を常に考慮しながら回路設計できる。

【0131】(b3)本実施例のバストレース部22により設計対象回路の配線バスをトレースする際には、与えられた1つのピンから全ての到達ピン(FF, RAM等の入力ピンやLSI出力ピン等)までのルート(配線パス)を見つけ出し、その一つ一つについて、入力波形鈍りとこの入力波形鈍りに応じたディレイ値とをディレイ計算部21により計算し、そのディレイ値を順次伝送

【0132】例えば図6に示すように、バスディレイ値 Txをもつ着目ゲートg3と、その前段に配置され3つ の異なる負荷容量のネットA、B、Cからの信号を受け るドライバゲートg4とが配置された配線バスを考え る。従来、図6に示すような回路では、着目ゲートg3 のバスディレイ値Txは固定値であり、前段ゲートg4 に繋がる負荷容量の異なる3つのネットA~Cのいずれ から入力された信号についても、ディレイ計算時の着目 ゲートg3のパスディレイ値Txとしては同じ値を使用 していた。

【0133】しかし、前述した通り、実際には、入力波形鈍りの大きさによって、着目ゲートg3のパスディレイ値は変化するものであるので、その特性に応じたパスディレイ値を設定しなければ正確なディレイ計算を行なえない。また、一般的には、3つのネットA~Cからの信号のうち、負荷容量の大きなネットAからの信号の波形鈍りが最も大きく、負荷容量の最も小さいなネットCからの信号の波形鈍りが最も小さくなる。しかし、波形鈍りは順次伝播していくので、ネットAの前段での信号鈍りは極めて小さいかもしれないし、ネットCの前段には極めて大きな鈍りの信号が入力するかもしれない。

【0134】従って、本実施例のどとく、ディレイ計算 (パストレース)のスタート地点から波形鈍りとともに ディレイ値を計算することで、正確なパスディレイ値を 高速に算出することができる。

(b4)本実施例では、前述したディレイ計算部21,パストレース部22,タイミングチェック部23,フラグ設定部24の機能により、クロック系およびFF(フリップフロップ;情報を記憶する素子)間のディレイ計算を伴ったパストレースを行ない、クロック位相、スキュー等を考慮した、設計対象回路上の全FF間のデータパスを自動的にチェックすることができる。

【0135】各論理構成要素に対してクロック信号を供給するクロック系が設計済である場合には、最初に、タイミングチェック部23によりチェックを行なうべきクロック系のクロックピンとそのクロックピンから入力されるクロック信号の初期値および位相とを入力部13から指定する。そして、パストレース部22が、指定されたクロックピンから配線パスをトレースして、とのクロックピンに接続される全てのFF、RAM等をサーチしながら、ディレイ計算部21によりクロックパスディレイ値を算出し、その値を保存する。この際、クロックのルートであることを識別できるフラグを、フラグ設定部24によりFF、RAMの各ピンに付加しておく。

鈍りとこの入力波形鈍りに応じたディレイ値とをディレ 【0136】ついで、パストレース部22が、サーチさ イ計算部21により計算し、そのディレイ値を順次伝播 50 れた全てのFF,RAMのクロック入力ピンから一つ一

つ網羅的にパストレースを行ない、各FF、RAMのデ ータピンまでのパスディレイ値をディレイ計算部21に より求める。このトレースに際して、フラグ設定部24 により設定されたフラグがONのピンに合流した場合に は、そのピンがクロック制御ポイントでありタイミング チェックの対象の一つであるので、タイミングチェック 部23が起動される。

【0137】タイミングチェック部23は、ディレイ計 算部21により算出された当該ピンまでのディレイ値 と、予め保存されているクロックパスディレイ値と、入 力部13から指定されたクロック信号の初期値および位 相とに基づいて、クロックスキューを考慮しながら、当米

> $(Tp1+Tc1_{MAX})+Td_{MAX}-(Tp2+Tc2_{MIN})+Tsetup \le \tau \quad (1)$ $(Tp1+Tc1_{MIN})+Td_{MIN} \sim (Tp2+Tc2_{MAX})+Thold \ge 0$ (2)

ここで、(1)式はタイミング制約としてオーバディレ イをチェックするための式であり、(2)式はタイミン グ制約としてレーシングをチェックするための式であ り、これらの(1)、(2)式における各符号について は、図7、図8を参照しながら説明する。なお、図7に 示す回路は、タイミングチェック対象の2つのFFに対 してそれぞれ異なるクロック端子からクロック信号が供 給されるものであり、図8に示す回路は、タイミングチ ェック対象の2つのFFに対して同一のクロック端子か らクロック信号が供給されるものである。

【0140】そして、(1)、(2)式において、では クロックサイクルタイム (クロック周期)、Tp1, Tp2 は入力部13により指定された各FFに供給されるべき クロック信号の位相、Tclmax , Tc2max は前述のごと く算出され保存されている各FFに対するクロックパス ディレイ値の最大値、Tclmin, Tc2min は前述のどと く算出され保存されている各FF に対するクロックパス ディレイ値の最小値、Td MAX , Td MIN はそれぞれパ ストレースに伴いディレイ計算部21により算出された パスディレイ値の最大値および最小値、T setup , Tho 1dはそれぞれセットアップタイムおよびホールドタイム でとれらは各FFに対してもつマージン(FF内部での ディレイ値) である。

【0141】なお、図8に示す回路のように、データ送 り側のFFのクロック信号とデータ受け側のFFのクロ ック信号とが同一である場合には、クロックルートが判 っているので、各FFからクロック端子へのバックトレ ースを行ない、クロック信号ラインの分岐点Xをサーチ することも可能である。上述のように、本実施例では、 クロック系からのクロック信号を受けて動作する膨大な 数のFFやRAM間の全ての組合せの配線パスに対し、 網羅的に且つ自動的にクロックタイミングチェックを行 なうととができる。

【0142】(b5)一つのLSIの中にクロックサイ クルタイムの異なる複数のクロック系が存在する場合に は、あるクロック系を指定して前述したクロックタイミ 50 率化することもできる。

* 該ピンの属するFFもしくはRAMについてのクロック タイミングチェックを行なうことが可能になる。

42

【0138】タイミングチェック部23では、例えば、 下記のような(1), (2)式を用いて製造上のバラツ キを考慮したチェックを行ない、その条件を満たさない パスについてのチェックリストや、そのチェック結果の パスディレイ分布図等を表示部制御部12により表示部 11 に表示させ、設計者に通知する。なお、ディレイ値 は、基本的にはティピカルな値で計算されるが、実際に 10 製造されたLSIには製造上のバラツキ(±40%程 度)が生じする。

[0139]

ングチェックを行なうと、指定していない他のクロック 系に接続されるFFやRAMは認識されないので、異な るクロックサイクルで動作するFF間のタイミングチェ ックについては、クロック系毎に分けて行なえばよい。 【0143】しかし、例えば図9に示すように、一つの 20 FF-B (フリップフロップ) が、異なるクロックサイ クル l τ, n τ で それ ぞれ 駆動 される F F - A, F F -Cからデータを受ける場合には、前述した(1).

(2) 式は単一のクロックサイクルで動作させることを 前提としているので、対応できずタイミングチェックを 行なえないという事態が生じる。

【0144】そこで、本実施例では、前述したディレイ 値設定部24の機能を用いることにより、以下のように して、図9に示すような回路についてもタイミングチェ ック部23によるチェックを実行することができる。つ 30 まり、パストレース部22による配線パスのトレース中 に現れたピン(例えば図9中のピンA)に対して、ディ レイ値設定部24により所定ディレイ値を設定し、ディ レイ計算部21によるディレイ計算時にその所定ディレ イ値を自動的にバスディレイ値に加算させるのである。 【0145】図9に示す回路について具体的に説明する と、クロックサイクルnrで動作しFF-Bへのデータ 転送にnェを要するFF-Cと、FF-Bとについての タイミングチェックを行なう場合には、FF-CからF F-A、FF-B間の点Xまでの配線パス上に存在する 任意のピンAに対し、所定ディレイ値-(n-1)・τ を設定し、このディレイ値-(n-1)・τをFF-C からFF-Bへのパストレース時にディレイ値として加 算することにより、タイミングチェック部23におい て、上記(1), (2)式による1 てのクロックサイク ルでのタイミングチェックを行なうことが可能になる。 【0146】このように、ディレイ値設定部24の機能 を用いることで、異なる周期(非同期)のクロック信号 で動作する配線パスについて同時にクロックタイミング チェックを行なうことができ、タイミングチェックを効

(b6) 設計過程においては、FFやRAMに対してクロック信号を供給するクロック系が未設計であっても、データ系だけを設計した状態でFF間のタイミングチェックを大雑把に行なうことが要望される場合がある。このような場合、前述したようなクロック指定を行なうことができない。

43

【0147】そこで、本実施例では、クロック系が未設計である場合には、前述したサーチ部26の機能を用い、このサーチ部26によりLSI内のFFおよびRAMのクロック入力を全て見つけ出すとともに、クロックのルートであることを識別できるフラグを、フラグ設定部24によりFF,RAMの各ピンに付加しておく。この後、パストレース部22が、サーチされた全てのクロック入力ピンから一つ一つ網羅的にパストレースを行ない、各FF,RAMのデータピンまでのパスディレイ値をディレイ計算部21により求める。

【0148】 このトレースに際して、フラグ設定部24 により設定されたフラグがONのピンに合流した場合には、そのピンがクロック制御ポイントでありタイミングチェックの対象の一つであるので、タイミングチェック部23が起動される。ただし、前記(1)、(2)式を用いてタイミングチェック部23がクロックタイミングチェックを行なう場合、ここではクロック系が未設計であるので、前述した値のうちTp1、Tp2、Tc1、TC2NAX、Tc2NAX、Tc1、Tc2NAX Tc2NAX Tc2N

【0149】とのように、本実施例では、クロック系が未設計であっても、サーチ部26の機能等を用いて、クロック系からのクロック信号を受けて動作する膨大な数のFFやRAM間の全ての組合せの配線パスに対し、網羅的に且つ自動的にクロックタイミングチェックを行なうととができ、そのチェック結果をクロック系やデータ系の設計に反映させることができる。

【0150】(b7)本実施例では、前述した通り、ゲートの全てのビンに対してカウンタ27が設けられており、LSIの入力ビン、FFのクロックビン、RAMのクロックビンからパストレースを行なう際には、トレースにより1回ビンを通過する度に、そのビンに設けられたカウンタ27を1ずつカウントアップする。これにより、パストレース部22により全てのトレースが終了した時点で、設計者は、各ビンにおけるカウンタ27による計数値を参照すれば、信号の通過する割合が最も高いビンを知ることができる。つまり、設計者は、ディレイ改善等に大きな影響を及ぼすピンを判別することができ、その判別結果を配置や配線の改善についての優先順位決定の目安とすることができる。

【0151】このとき、カウンタ27によるカウント結果に基づく各ピンにおける信号の通過頻度の大小に関する情報を、表示制御部12により、表示部11上で、リスト表示したり実装画面での高輝度表示を行なったりす 50

ることによって、設計者は、その情報を容易に参照・把 握することができる。

(b8) また、本実施例では、範囲設定部28 およびディレイ値設定部25の機能を用いることで、パスの切断およびディレイ値の初期化や加算の指定を行なっている。なお、ディレイ値設定部25 によるディレイ値の加算処理については、異なるクロックサイクルのクロック系のタイミングチェックを行なう場合(図9にて前述)でも説明している。

【0152】つまり、入力部13からの指示に応じて範囲設定部28により設定された実行範囲内のみで、パストレース部22による配線パスのトレース処理およびディレイ計算部21によるディレイ計算処理を行なうとともに、表示制御部12により、範囲設定部28にて設定された実行範囲についての処理結果のみが表示部11に表示される。

【0153】このように処理の実行範囲を設定してパスの切断を行なうことにより、ルーブ箇所についての処理や表示を中止したり、論理的には信号は伝播されないがパスディレイ計算上信号が伝播してしまう回路等のためにパスディレイ計算を指定のピンで中止したりすることができる。また、トレース開始ピンを指定してフォワードトレースを行なったような場合、規模の大きな回路であれば、トレース到達ピンは極めて多くなり、全てのパスについて表示を行なうと非常に見づらくなるだけでなく、各パスのトレース処理やディレイ計算に膨大な時間を要してしまうが、範囲設定部28により実行範囲を設定することで、必要な部分についてのみ表示部11に表示するとともに、トレース処理およびディレイ計算を行なうことができ、処理時間を短縮できる。

【0154】さらに、極めて長いバスでディレイ計算に時間を要するような場合、範囲設定部28によりそのバスの途中のピンから処理を行なうように指定するとともにディレイ値設定部25によりその途中のピンに適当な初期値をディレイ値として与えることで、その前段までのディレイ値を無いようにして、ピン後段のバスについてのみディレイ計算を短時間で行ない、その結果を表示部11に表示することができる。

【0155】このように、設計者が必要とする範囲についてのみトレース処理およびディレイ計算処理の実行および表示を行なうことで、必要とする部分のデータのみが迅速に得られ、回路設計を効率化できるほか、ディレイ値を任意のピンで初期化することで、バス計算(ディレイ計算)のコントロールを実現できる。

(b9)パストレース部22によるトレース手法としては、フォワードトレース、バックワードトレース、2点間トレースの3つが挙げられるが、本実施例では、トレース制御部29の機能を用いることにより、パストレース部22に対して入力部13から指定されたトレースピンの種類に応じて、上記3つのトレース手法の自動切換

が行なわれる。

【0156】つまり、トレース開始ピン(ソースピン) のみを指定した場合にはそのトレース開始ピンからのフ ォワードトレースがパストレース部22により実行さ れ、トレース到達ピン(ターゲットピン)のみを指定し た場合にはそのトレース到達ピンからのバックワードト レースがパストレース部22により実行され、トレース 開始ピンおよびトレース到達ピンの2点を指定した場合 にはこれらの2点間のトレースがパストレース部22に より実行されることになる。

45

【0157】 この時、バックワードトレースについては パストレースと同時にディレイ計算を行なうことができ ない。従って、ターゲットピンからソースピンへのバッ クワードトレースを終了した後、再度、パストレース部 22により、各ソースピンからターゲットピンへのフォ ワードトレース (バックトレース) を行ないながら、デ ィレイ計算部21によるディレイ計算を行なっている。 全てのパスについて上述のような処理を行なっている と、バックワードトレースによってサーチされたソース ピンが多くなるほど、膨大な時間を要することになる。 【0158】そこで、本実施例では、モード設定部30 の機能により、バックワードトレースについてはディレ イ計算を行なうか否かのモードを予め設定することで、 設計者が要望する場合のみディレイ計算を実行させるよ うにしている。とのモード切換部30による切換は、パ ストレースに際してディレイ値を付加するか否かを切り 換えるととにより実行できる。

【0159】従って、バックワードトレースに時間をか けたくない場合には、モード設定部30により、ディレ イ値を付加せず、ディレイ計算を行なわないように設定 する一方、時間がかかってもディレイ計算を行ないたい 場合には、モード設定部30により、ディレイ値を付加 する。なお、バックワードトレースによってサーチされ るソースピンが多い場合には、ディレイ計算を行なわず トレース処理のみを行ない、前述した範囲設定部28に より、表示部11上で所望のパスのみを選択してディレ イ計算を行なった方が、より早く所望のディレイ値を得 ることができる。

【0160】(b10)表示部11上にパスを表示する 場合、設計者が、どのパスを選択すべきかを判断しやす 40 くするために、パストレース部22によるトレース処理 結果およびディレイ計算部21によるディレイ計算結果 を、例えば図10に示すようなリストとして、表示制御 部12により表示部11上でウインドウ表示させる。

【0161】なお、図10に示すリストにおいて、"N o. "の項目にはパストレースの結果得られたターゲッ トピンのピン番号が、 "UpDelay " の項目には立ち上が り信号 (アップエッジ) についてのパスディレイ値が、 "DnDelay"の項目には立ち下がり信号(ダウンエッ ジ) についてのパスディレイ値が、"Pin Name"の項目 50 て前述したようなリストが下位階層情報として表示部 1

にはターゲットピンのピン名が記入されている。

【0162】このように、ピン番号、ディレイ値、ピン 名をリスト表示することで、ディレイ値の大きなバスが 分かりやすくなる。そして、設計者は、そのリスト表示 を参照し、リスト表示上で入力部13から任意のターゲ ットピンを選択するととにより、そのターゲットピンに ついての配線パスが、別ウインドウとして表示部11に 表示させるととができる。

【0163】なお、本実施例では、図10に示すような リストの表示状態を、ターゲットピンのピン名もしくは 各トレース到達ピンのディレイ値に応じてソートするソ ート機能が表示制御部12に付与されており、このソー ト機能を用いることで、例えば図11~図13に示すよ うにソートした状態のリストを表示部11に表示させる ことができる。このようなソートを行なうことで、設計 者は、表示部11上の表示からターゲットピンのピン名 やディレイ値の大小をより明確に且つ容易に把握すると とができる。

【0164】ただし、ディレイ値については、線長モー ド、到達エッジモードによってソート順が変化する。例 えば、線長モード最大かつ到達エッジアップでソートを 行なった場合、ディレイ値は、アップ側ディレイ値の大 きい順にソートされる。つまり、常にワースト順でディ レイ値はソートされることになる。具体的に、図11に 示すリストは、図10に示したリストについてピン名を 英数順でソートしたもの(線長モード最大、到達エッジ アップ)であり、図12に示すリストは、図10に示し たリストについてディレイ値を線長モード最大かつ到達 エッジアップでソートしたものであり、図13に示すり ストは、図10に示したリストについてディレイ値を線 長モード最大かつ到達エッジダウンでソートしたもので ある。

【0165】また、本実施例では、上述のようなリスト 表示機能に、さらにピン名検索機能およびファイル出力 機能が付加されている。ピン名検索機能では、通常、バ ストレースにより得られるターゲットピンの数は極めて 多いので、表示を見やすくするために、例えば図14に 示すように、リストを階層的に表示する。つまり、図1 4に示す表示状態では、例えば図9~図13に示したり ストについての上位階層の情報が表示されている。

【0166】図14に示すリストにおいて、"No."の 項目にはターゲットピンのピン番号の範囲が、 "UpDela v "の項目にはアップ側ディレイ値の最大値と最小値と が、"DnDelay"の項目にはダウン側ディレイ値の最大 値と最小値が、 "Pin Name" の項目には最初の一つのタ ーゲットピンのピン名が記入されている。このように表 示されたリストから、例えばターゲットビンのピン番号 の上位階層情報である"1~20"を入力部13から選 択すると、ピン番号1~20について、図9~図13に

1に表示される。また、図14に示すリスト表示状態で、例えばピン名として"ADO BUF<8>.CK"を入力部13から指定した場合、表示部11には、ピン名"ADOBUF<8>.CK"の下位階層情報を含む20個のピンについてのリストが表示されることになる。

【0167】上述のように、ソート表示や階層表示(目次表示)を行なうことにより、膨大な数のターゲットピンについての情報が表示部11上でコンパクトかつ明確に表示されるので、設計者は、トレース結果やディレイ計算結果を表示部11上の表示から容易に把握して回路 10設計に際しての各種判断を直ちに行なえるようになる。

【0168】一方、ファイル出力機能は、前述した外部ファイル書込部18を利用したもので、図9~図13に示す形式で表示部11に表示される全てのターゲットピンについての情報(ピン番号、ピン名、ディレイ計算結果等)を、外部ファイル18Aに出力し書き込むものである。ファイル出力する際のリストのソートモードは、その時、表示部11で表示されているリストのソートモードと同じである。即ち、リストが、表示部11上でピン名でソートされている場合には、外部ファイル18Aに書き込まれるリストもピン名でソートされている。

【0169】このように、外部ファイル書込部18によりターゲットピンのリストを外部ファイル18Aに書き込むことで、そのリストを外部ファイル18Aに保存したり退避させたりすることができる。

(b11)設計者が、上述のようなリスト表示を参照し、リスト表示上で入力部13から任意のターゲットピンを選択すると、そのターゲットピンについての配線パスの到達経路表示が、表示部11の別ウインドウで行なわれる。

【0170】本実施例では、到達経路表示は、選択されたターゲットピンについてのトレース結果の模式的な到達経路図(図15下段参照)と、その配線パスのゲート、ネットそれぞれにおけるディレイ値に関するグラフ(図15上段参照)とにより行なわれる。ここで、図15の上段に示すグラフでは、トレース結果とともにディレイ計算部21により得られたディレイ計算結果が、図15の下段に示す到達経路図の各位置(ゲート、ネット)でのディレイ値を示す棒グラフと、各位置での累積ディレイ値を示す折れ線グラフとにより表示されている。

【0171】例えば、折れ線グラフは、ターゲットピンでのディレイ値が1800psであれば、ソースピンからターゲットピンに到達するまでの間にパス上でどのようにディレイ値が増加していくかを示しており、棒グラフは、バス上の各位置での部分的なディレイ値が総ディレイ値(図15では1800ps)の何%を占めているかを示している。

【0172】なお、図15の下段に示す到達経路図で 能もそなえられている。この表示機能は、例えばセル等は、ブロックがゲートを示し、各ブロック間を接続する 50 の部品を移動させた場合などに、その部品の移動処理が

48

線分がネット(ワイヤ、配線)を示しており、図中に記入されている英数文字は、パスに接続されるピン名に関する情報である。図15に示すような到達経路表示を行なうととにより、設計者は、配線パスの中で信号通過に要する時間がかかる箇所を一目で判別でき、回路設計に際しての各種判断、例えば配置や配線の改善箇所の決定等を直ちに行なえる。

【0173】また、図15に示すような到達経路表示は、複数の配線バスについて同時に表示部11上で行なりことができ、この場合、設計者は、複数の配線バスのディレイ状況を表示部11上で参照しながら比較することができる。さらに、表示部11に表示された到達経路表示(模式的な到達経路図およびグラフ)は、印字部19により所定用紙に印字出力したり、外部ファイル書込部18により外部ファイル18Aに出力して書き込むこともできる。このように、所定用紙に印字することで、設計者は印字結果を参照しながら配線バスのディレイ状況を検討できるほか、到達経路表示を外部ファイル18Aに書き込むことで、そのデータを外部ファイル18Aに保存/退避することができる。

【0174】なお、到達経路表示のファイル出力は、例 えば図16に示すような形式で行なわれる。図16に示 すデータは、図15の下段に示す到達経路図に対応する ものである。なお、図16に示すデータには、"UpTsi n", "DnTsin"としてアップ側波形鈍りおよびダウン 側波形鈍りについてのデータも含まれている。そして、 図15に示された到達経路図に対応する実回路図を、入 力部13からの指示に応じて、例えば図17に示すよう に表示部11に表示させることもできる。図17に示す 30 例では、表示部11における設計対象回路の配置マップ 上で、所望の到達経路に対応する実回路部分の全体が、 表示色の変更、高輝度表示等の手法(図17中では、斜 線部でセルを、太線部でネットを示している) により強 調表示されている。このとき、本実施例では、ファンア ウトを表示することが可能になり、ファンアウトを表示 することにより、その経路の及ぼす影響のある範囲が明 確化される。

【0175】さらに、図17に示すような経路全体の実回路図だけでなく、入力部13から特定のネットやセル を指定することにより、そのネットやセルのみを、例えば図18に示すように表示部11の配置マップ上で強調表示することもできる〔図18は1つのセル(斜線部)のみを強調表示した例〕。これにより、図15に示すような到達経路表示のディレイ値グラフと比較しながら、ディレイ値の大きい箇所を、実回路図(配置マップ)上で特定することができる。

【0176】またさらに、本実施例の装置には、ソース ピンとターゲットピンとの間の全てのパスを表示する機 能もそなえられている。この表示機能は、例えばセル等 の部品を移動させた場合などに、その部品の移動処理が どこまで影響を及ぼすのかを判断する際に利用されるものである。このとき、パス全体は、表示部11上で明確に把握できるように、例えば図19に示すごとく、簡略的な木構造形式で表示される。つまり、パストレース部22によりトレースされたソースピンからターゲットピ

ンまでの全ての配線パスが、各セルのピンについてのピ

49

ン名を付して木構造形式で表示部 1 1 に表示される。 【0177】との木構造表示では、表示状態を見やすく するため、ピン名のみを表示しているが、入力部 1 3 か ら任意のピンを選択すると、例えば図 2 0 に示すよう に、そのピンに関する詳細情報(例えばセル名、ライブ ラリ名、ディレイ値、ネット名など)のほか、そのピン の接続元ピンに関する詳細情報や、そのピンの接続先ピ

ンに関する詳細情報も同時に表示部11にウインドウ表

示されるようになっている。

【0178】なお、図19中、最上段の横一列に並ぶバス(斜線部分)が到達経路で、との部分については表示画面上で色分け、高輝度化等の処理が施されて表示されている。また、図19中で、網掛け部分で示すビンAを入力部13から選択すると、前述したように、例えば図20に示すような詳細情報が表示部11にウインドウ表示される。図20中、上段に、選択されたピンAの詳細情報〔ビン名(Pin),セル名(Cell),マクロ名(Macro),ネット名(Net),ディレイ値(Delay:アッブ側、ダウン側)、波形鈍り(Tsin:アップ側、ダウン側)〕が表示され、中段に、ビンAの接続元ピンXに関する詳細情報が表示され、さらに、下段に、ピンAの接続先ピンXに関する詳細情報が表示される。

【0179】とれにより、設計者は、配線パスの全体を 把握しながら各ピンについての詳細情報を容易に得るこ とができる。上述したような各種形式で、パストレース 部22によるトレース結果やディレイ計算部21による 計算結果を表示部11に表示することにより、設計者 は、トレース結果やディレイ計算結果を容易に把握で き、回路設計の簡易化・効率化に大きく寄与することに なる。

【0180】(c)本実施例の表示手法の説明ところで、平面上に有限個の点群とそれらを結ぶ線分が存在する場合、線分が各点間をどのように接続しているかを知りたい場合がある。このような図形をCADで表 40示する時、各点のもつ座標値に比例した位置に各点を配置しそれらの点間に線分を表示すると、点群の密度に局所的に大きな差があるような場合、画面や印刷装置、印刷媒体の大きさや解像度の制限から、図21に示すように、点群の全体を表示できる倍率で表示すると、細かい部分(点番号3~7)を認識しづらくなる。この細かい部分を分かりやすく表示するべく、その細かい部分を図22に示すように拡大して表示すると、今度は、点群の全体を一望することができなくなってしまう。

【0181】とのような問題は、点群が会話型回路設計 50

装置の表示部11上に表示される回路図(特徴点としてのピン、ピア等と線分としてのネットとからなる図)についても同様に生じるものであり、本実施例では、このような問題を解決すべく、表示制御部12により、セルのピンやピア等の特徴点の座標が、座標軸(X、Y)毎に昇順または降順にソート(整列:ただし同一座標値は同一順位となる)されその順位に比例した座標値に置換された上で、その特徴点を表示部11に表示される。例えば図21、図22に示すような点群については、上述した表示制御部12の機能により、例えば図23に示すような状態で表示されることになる。

【0182】回路設計過程(ピンやビアなどの特徴点間の配線接続状況)を表示する際には、図21~図23に示すように線分は任意の方向に延びるものではなく、直交する主配線方向および従配線方向に延びるものであり、その具体的な例を図24、図25に示す。図24、図25において、〇印はピン、ビア等の回路上の特徴点を示し、これらの点を結ぶ線分が回路上のネット(配線)を示している。

【0183】そして、図24は、特徴点のもつ座標値に比例した位置に各点を配置しそれらの点間に線分を表示したものであり、これに対して、図25は、図24に示した特徴点に対し、上述した表示制御部12の順序置換を適用し、座標変換を施した結果を示すものである。図24に示す状態では認識できなかった、点番号7~9、15~19の位置関係が、座標変換によって、図25に示すように、点の局所密度が均一化され、部分的な拡大表示を行なわなくても、全体の接続関係を一望できる図形が表示される。

【0184】とのように、図23もしくは図25に示すような座標変換後の図形を、図21もしくは図24に示すような通常の座標によう表示とは別に表示部11上で表示することにより、設計者は、限られた表示領域の中で、ネットの配線接続状況を一望することができ、表示部11上の表示から設計対象回路の配線接続状況を容易に把握できるので、回路設計の簡易化・効率化に寄与することになる。

【0185】上述のような順序置換による座標変換を行なう際、特徴点(node)としては、ビンやビアのほか、図26(a)に示すような、各セルのビン間を接続するワイヤの両端点、および、そのワイヤ上の内分点(例えば図28に示すごとく4分の1内分点、中点、4分の3内分点等)と、図26(b)に示すような、ビンを表示する矩形図形の4頂点とを取り出し、これらの特徴点についても、順序置換による座標変換を施して表示してもよい。

【0186】特徴点として、ワイヤの両端点とピンを表示する矩形図形の4項点とを取り出し、上述の変換を行なった例を図27(a)~(c)に示す。図27(a)は変換前の表示状態を示し、図27(b)は、図27

(a) に示す図形から取り出された特徴点(node)を示し ている。そして、図27(b) に示すごとく取り出され た特徴点に対して、上記変換を行なうことにより、図2 7 (a) に示す図形は、図27 (c) に示すように表示 されるととになる。

51

【0187】また、特徴点として、ワイヤの両端点、1 /4内分点,中点,3/4内分点と、ピンを表示する矩 形図形の4項点とを取り出し、上述の変換を行なった例 を図28(a), (b)に示す。図28(a)は、図2 7 (a) と同様の図形から取り出した特徴点を示してい 10 る。そして、図28(a)に示すごとく取り出された特 徴点に対して、上記変換を行なうととにより、図28 (a) に示す図形は、図28(b) に示すように表示さ れることになる。

【0188】 このようにワイヤ上の内分点やピンの4項 点などを特徴点として取り出して変換表示することによ り、図28(b)に示すように、ワイヤの最低長がピン 矩形よりも大きくなり、より認識しやすい図形表示状態 を形成することができ、配線接続状況の把握に役立つ。 また、表示部11に表示される配線接続状況が多層にわ たる場合には、表示制御部12により、前記順序置換後 の座標値に層順に比例するオフセットを加算した上で、 特徴点を表示部11に表示することで、設計者は、層を 介して重なった配線線分を表示部11上で容易に把握す るととができる。図25に示す図形に、上述のようなオ フセットを加算して表示した例を図29に示す。図29 には、2層にわたる表示が行なわれている場合に、2つ の配線層のうちの一方に、X, Y軸に対して45°の角 度を成してオフセットzを加算した例が示されている。 【0189】なお、図21~図25, 図29において、 各特徴点には、その座標の置換前と置換後とで共通の識 別子としての点番号が予め設定されており、通常、その 識別子を各特徴点に付した状態で、表示部11上での配 線接続状況等の表示が行なわれる。これにより、設計者 は、置換前と置換後とで特徴点間の対応を容易に認識で きるようになっている。共通の識別子としては、番号で なくてもよく、同一の記号が付与表示されていればよ 44

【0190】また、上述のような座標置換による表示手 法は、図形表示用ディスプレイ(表示部11)での表示 にも、紙面等への印刷(印字部19による印字)にも適 用され、いずれの場合にも上述と同様の作用効果を得る ととができる。

(d) 本実施例の配線処理の説明

さて、本実施例では、レイアウト設計部15において、 配置部31によりセルの実装的な配置を終了した状態か ら、配線部32による配線処理に移行する際には、ま ず、具体的配線を行なうととなく、配線経路予測部33 により、セル間に仮想的な配線を行なって配線経路を予 測する。この配線経路予測部33による予測手法として 50 る。なお、図31(a),(b)中、「○」は配線を行

は、メッシュ上で配線を決定する概略配線を行なった り、セル間にスタイナー木を作成したりするなど、いく つかの既存技術を使用することができる。

【0191】そして、配線経路予測部33の予測結果に 基づいて、混雑度計算部34により設計対象回路上の局 所的混雑度を算出し特定する。混雑度計算部34 におい ては、設計対象回路を格子状 (メッシュ状) の多数の領 域(例えば図30参照: Cの図30では5×6=30の 領域に分割)に分割し、その設計対象回路上での配線の 混雑度が、各格子内での使用可能チャネル数Aiに対す る、配線経路予測部33による予測結果に基づく予想使 用チャネル数Piの割合Pi/Aiとして各領域毎に算 出される。なお、配線層が複数存在する場合には、各配 線層の割合Pi/Aiうち最大値をその領域の混雑度と して決定する。

【0192】そして、混雑度計算部34は、上述のよう に算出された混雑度の大小に基づいて各格子(メッシ ュ)領域にランク付けを行ない、例えば図30に示すよ うに、各領域に混雑度の大きい順に番号1~30を付与 した混雑度マップを作成し、配線部32は、この混雑度 マップの番号に基づいて、次のように配線順序(優先順 位)を自動的に決定してゆく。即ち、付与された番号が 小さい領域(つまりは混雑度の高い領域)にピンが存在 するネットに対して、高い配線優先順位を与える。な お、同一領域に複数のピンが存在する場合には、多くの ピン数をもつネットを優先する。

【0193】また、迂回率については、例えば図31

(a) に示すように、配線領域が混雑度の高いメッシュ 領域によりブロックされている場合、そのメッシュ領域 を迂回できるだけの迂回率を、配線部32にて自動的に 決定する。なお、図31(a),(b)中、混雑度の順 位2, 3, 4, 5を付された領域が、前述した混雑度の 高いメッシュ領域(混雑度Pi/Aiが例えば80%を 超える領域)である。

【0194】迂回率としては、通常、予め5%程度の値 が設定されているが、本実施例では、配線可能性判定部 35により、配線経路予測部33による予測結果から得 られた図30に示す混雑度マップに基づいて、予め設定 された迂回率での配線可能性が判定される。この配線可 能性判定部33により、現状の迂回率では混雑度の高い メッシュ領域を迂回できず配線不可能であると判定され た場合には、混雑度マップ等の情報に基づいて、混雑度 の高いメッシュ領域を迂回して配線できる迂回率が配線 部32により自動的に決定される。

【0195】とのようにして迂回率を決定するととによ り、例えば図31(a)に示すように、混雑度の高いメ ッシュ領域を迂回できなかった配線領域が、図31

(b) に点線で示すように拡大され、混雑度の高いメッ シュ領域を迂回して配線を行なうことができるようにな なうべきピン、ピア等の位置を示している。

【0196】一方、配線部32による配線が多層にわたる場合には、配線経路予測部33により各配線層毎に配線経路の予測を行ない、混雑度計算部34にて、配線経路予測部33による各配線層毎の予測結果に基づいて前述と同様の混雑度マップを作成する。そして、配線部32により、混雑度計算部34からの配線層毎の混雑度マップに基づいて、混雑度が高いと予想されるチャネルを使用する必要度の高いネットの配線順序の優先度を高く設定し、その優先度に従って実配線が行なわれる。

53

【0197】例えば、配線層として、図32(a)に示 すように縦方向を主配線方向とする配線層(縦主線配線 層)と、図32(b)に示すように横方向を主配線方向 とする配線層(横主線配線層)との2層が存在する場合 に、図32(a), (b) に示すように、縦主線配線層 の方が横主線配線層よりも混雑度が厳しい場合、本実施 例の配線部32の機能によれば、縦方向に長いネット 〔図32(a), (b)の矢印参照〕の配線順序が高く 設定される。つまり、混雑している箇所をどうしても通 過する必要のあるネットの配線優先順位が高くなり、配 線部32により早めに実配線が行なわれる。なお、図3 2 (a) 中、「●」は、混雑度の高いメッシュ領域を示 している。上述のようにして、本実施例では、実配線を 行なう前に配線の状態を予測しながら効率のよい実配線 を行なえるほか、配線可能な迂回率を自動的に決定して 配線不能となる部分をできる限り少なくできるので、配 線効率を大幅に向上することができる。

【0198】ところで、配線部32による配線が多層に わたり且つ主配線方向の同じ配線層が複数存在する場 合、本実施例では、主配線方向の同じ各配線層毎に異な る配線長さを予め指定しておき、配線部32が、配線方 向および配線長さに応じて配線層の中から選択した配線 層に対して実配線を行なう。例えば、主配線方向の同じ 2つの配線層がある場合、1つの配線層には短いネット を優先的に配線する一方で、もう1つの配線層には長い ネットを優先的に配線するというように、配線部32に より層割付を行なう。

【0199】より具体的な例を図33に示す。この図33に示すように、配線層が合計4層ある時、それぞれを A層、B層、C層、D層として、A層およびC層を横主 40線配線層、B層およびD層を縦主線配線層とする。そして、例えば、A層、B層を短区間ネットの配線を優先する層、C層、D層を長区間ネットの配線を優先する層というルールを予め決めておく。

【0200】一つの配線層内に細切れの配線が多数散らばっていると、長い配線は、長い1本で配線することができず、結局細切れにならざるを得ない。そこで、本実施例では、配線部32が上記ルールに従って実配線を行なうことで、図33に示すように、細切れの配線はA層およびB層で優先的に行なわれ、長い配線はC層および50

D層で優先的に行なわれるようになる。従って、各配線層を有効に利用でき、配線効率が大幅に向上にする。 [0201]図33に示すような配線は、配線コストを制御することにより、具体的に実現することができる。 各配線層で配線を行なう時の配線コストを "COST (配線層)"としたとき、もしネットの広がりの小さいものを配線する場合には、各配線層の配線コストを、COST (A) <COST (C), COST (B) <COST (C), COST (B) <COST (B) <COST (C) <COST (C) <COST (C) <COST (C) <COST (D) <COST (D)

【0202】また、ネットの広がりの大きいものを配線する場合には、逆に、各配線層の配線コストを、COST (A) > COST (C), COST (B) > COST (D) となるように設定すればよい。例えば、COST (A) = COST (B) = 100/グリッド、COST (C) = COST (D) = 10/グリッド。なお、図30~図32により前述した例では、配線順序および迂回率を、混雑度マップに基づいて自動的に決定する例について説明したが、これらの配線順序および迂回率を、配線部32により、配線対象ネットのディレイに対するクリティカル度に応じて設定することもできる。

【0203】 ことで、クリティカル度とは、予め設定されたディレイ値に対する配線余裕の程度のことである。 具体的には、あるピンからピンまでの配線設計条件としてディレイの制限値10nsが設定されている場合に、その条件を満たす配線を行なうことはできたが、ピン間を最短距離で配線しなければならず、少しでも配線がずれると、ディレイの制限値である10nsを超えてしまうような状態が、高クリティカル度の状態である。逆に、例えばディレイ値5ns程度で余裕をもってピン間を配線でき、制限値10nsに対して余裕のある状態が、低クリティカル度の状態である。

【0204】そして、配線部32により、配線対象ネットをディレイに対するクリティカル度によって分類し、分類した各配線対象ネットに対して配線順序および迂回率を設定する。配線対象ネットのクリティカル度の分類は、例えば次のような手法①、②で行なわれる。

●動理情報に基づいて、ネットの信号によって分類する。ネットの信号としては、例えばクロック信号、一般信号(データ系信号)、テスト系信号などがあるが、これらの信号のうちでは、クロック信号のクリティカル度が最も高く、次に一般信号、最後にテスト系信号というように分類することができる。

【0205】 ②ネット中のクリティカルバスのクリティカル度により分類する。上述のような分類を行ない、配線部32は、クリティカル度の高いパスを優先的に配線する。また、配線部32は、クリティカル度の高いネットに小さな迂回率を設定し、クリティカル度の低いネットに許容度最大の迂回率を与える。これにより、クリテ

20

ィカル度の高いネットは、できるだけ配線ディレイが小 さくなるように、実配線の優先順位が高められ、しかも 迂回率を小さく抑えながら配線されることになる。

55

【0206】上述のどとく、配線対象ネットをクリティカル度の大小に分類した場合、クリティカル度の高いネットはなるべく配線ディレイを小さくしなければならない。配線ディレイを小さく抑えるためには、配線長を短くするだけでなく、そのネットに隣接して配線されるネットをできるだけ少なくして配線寄生容量を小さくする必要がある。例えば、図34に示すように、着目ネットに対して他のネットが隣接して配線されている部分が存在すると、その部分に配線寄生容量が発生し、その容量のために配線ディレイが増大してしまう。

【0207】そとで、本実施例の配線部32の機能によれば、クリティカル度に応じて、配線対象ネット(着目ネット)に隣接して後で配線される他ネットの配線許容度が設定され、着目ネットを実配線した後に、その配線許容度に従って他ネットの実配線が行なわれ、着目ネットに対する他ネットの隣接度合いを制御することができる。

【0208】具体的には、クリティカル度の高い着目ネットを配線した後に、隣接許容度に応じて、レシーバ側から着目ネットの配線の両側の適当な区間に配線禁止データ(例えば図34に示すごとくグリッド毎に設定されるデータ "X")を設定し、その後に配線されるネットが、配線禁止データの設定箇所を通過しないように配線制御するのである。このようにして、クリティカル度の高いネットに対して配線寄生容量が発生し、配線ディレイが増大するのを確実に防止できる。

【0209】(e)本実施例の配置エラー発生時の対処 手法の説明

ところで、前述した通り、従来、セルは全て同じ形状で同じ大きさであったため、そのセルの配置位置を一旦決めると、オーバラップ等の配置エラーが生じることはなかったが、近年、LSIテクノロジの変化から大きさの異なるセルが同一回路上に配置され、オーバラップ等の配置エラーが生じることがある。

【0210】そとで、本実施例では、配置部31による各セルの配置後に、配置チェック部36により、配置エラーを起こしたセルが存在するか否かをチェックする。 40配置チェック部36によるチェック項目としては、セルどうしのオーバラップや、リザーブ領域等の禁止領域へのセル配置など様々なものがある。そして、配置チェック部36により配置エラーを起こしたセルが存在するものと判断された場合には、配置エラーを起こしたセルの一覧リストが、例えば図35(a)に示すようなエラーセル一覧リスト51として、表示部11に表示される。【0211】また、入力部13からの指示にてモードを切り換えることにより、例えば図35(b)に示すように、自動的に配置マップ52上にエラーを起こしたセル 50

「図35(b)の斜線部)の強調表示が行なわれる。この時、チェック項目(オーバラップ、禁止領域配置等)に応じて、各エラーセルの色分けを行なって表示する。 【0212】さらに、エラーセル一覧リスト51と配置マップ52とは、同一の表示部11の異なるウインドウ画面で同時に表示されており、エラーセル一覧リスト51上の検索したセル名をマウス(入力部51)でヒットすることにより、特定のエラーセルのみを配置マップ52上で強調表示させることもできる。このように、エラーセル一覧リスト51や配置マップ52の表示を行なうことにより、設計者は、直ちに配置エラーの発生を認識でき、また、特定のエラーセルやそのエラー内容をも配置マップ52上で確認できるので、再配置等の処理によって配置エラーを容易かつ確実に回避できるようになる。

【0213】(f)本実施例の再配線処理および再配置 処理の説明

次に、本実施例のレイアウト設計部15(配置部31および配線部32)による再配線処理および再配置処理について、図36〜図37を参照しながら説明する。本実施例のレイアウト設計部15(配線部32)の機能によれば、既に配線されたネットについて指定された配線長を加味して再配線を行なう手法は2種類あり、一方はネット全体に指定配線長を加えて再配線を行なう広域的な手法であり、もう一方はネット上で指示された領域に対して指定配線長を加えて再配線を行なう局所的な手法である。

【0214】まず、前者の広域的な手法を、図36(a)、(b)により説明する。図36(a)に示すような既に配線済のネットN1(総配線長=L)に対して、指定配線長rを加えた再配線を行なう旨の指示が入力されると、実配線結果に基づいて混雑度計算部34により図30と同様の混雑度マップが作成され、その混雑度マップを参照することによりネットN1の全配線領域内から混雑度の低い領域〔例えば図36(a)中の一点鎖線で囲まれた矩形領域〕が選択される。

【0215】そして、配線部32により、選択された領域内における配線済のネットN1に対して指定配線長 r を加えた指定長配線が行なわれる。このとき実行される再配線プログラムは自動配線プログラムである。これにより、図36(b)に二重線で示す部分が、指定配線長 r だけ加算されて再配線され、総配線長=L+rのネットN1′を得るととができる。

【0216】また、後者の局所的な手法を図37

(a),(b)により説明する。局所的な手法による再配線では、図37(a)に示すように、既に配線済のネットN2に対して指定配線長rを加えた再配線を行なう際には、その再配線の指示とともに、ネットN2を含むいずれの領域で再配線を行なうかについての情報が、入力部13から入力される。図37(a)に示す例では、

57 例えば点線で囲まれた矩形領域が、再配線のための領域 として指示されたものとする。

【0217】そして、配線部32により、指示された領域内における配線済のネットN2に対して指定配線長 r を加えた指定長配線が行なわれる。このとき実行される再配線プログラムも自動配線プログラムである。これにより、図37(b)に二重線で示す部分が、指定配線長 r だけ加算されて再配線され、総配線長=L+rのネットN2′を得ることができる。

【0218】とのようにして、いずれの再配線手法によ 10っても、既に配線済のネットN1, N2に対して指定配線長 r を加えた再配線を、入力部13からの指示に応じて自動的に行なえるので、再配線処理を簡易化でき、設計者に対する負担を大幅に軽減することができる。一方、本実施例のレイアウト設計部15(配置部31および配線部32)の機能によれば、既に配置済のセルの配置位置を変更する再配置処理は、図38に示すフローチャート(ステップS1~S8)に従って行なわれる。つまり、本実施例では、配置部32によるセル配置変更後に、配置変更されたセルに繋がるネットが既に配線され 20ていた場合、そのネットと配置変更セルとの間の配線が、再配線プログラムによって自動的に行なわれる。

【0219】その処理動作を図38のフローチャートに従って説明する。既に配置済のセルの配置位置が変更されると、図38に示す処理が開始され、まず、配置変更後のセルの位置が以前と同じであるか否かが判定される(ステップS1)。同じである場合(YES判定の場合)には、特に再配線処理等を施す必要もないので、その時点で処理を中断する(ステップS2)。

【0220】 これに対し、ステップS1にて配置変更後のセルの位置が以前と異なると判定された場合(NO判定の場合)には、そのセルに繋がる全ネットをサーチし(ステップS3)、各ネットにワイヤやビアが存在するか否かを判定する(ステップS4)。ワイヤやビアが存在する場合には、ネット情報をテーブルに収集する(ステップS5)。

【0221】そして、配線部32により、ステップS5により収集されたテーブルを参照して(ステップS6)、以前の配線済の配線(既配線)を削除するとともに(ステップS7)、配置変更後のセルとそのセルに繋 40がる全ネットとの間の自動配線を実行する(ステップS8)。なお、本実施例では、図38により説明した処理を恒常的に行なわないように指定するモードを設定することが可能で、このモードを入力部13からの指示で切り換えることにより、本実施例による再配置処理に伴う再配線処理を実行/非実行を設定することができる。

【0222】 このように、再配置を行なったセルに繋がる配線済ネットが存在する場合、再配置後のセルとその配線済ネットとの間の再配線が自動的に行なわれるので、設計者が再配置後の再配線処理を行なう必要がなく

再配置処理を簡易化でき、設計者に対する負担を大幅に 軽減できる。

(g) 本実施例のマルチウインドウ表示の説明 次に、本実施例のマルチウインドウ表示機能を、図3 9、図40を参照しながら説明する。

【0223】一般に、セルの配置や配線等の操作を行なう会話型のシステムでは、専用の配置マップを表示部に表示して使用するが、その配置マップは同時に複数表示させることができる(いわゆるマルチウインドウ表示機能)。本実施例の表示制御部12も、このようなマルチウインドウ表示機能を有している。セルの配置情報や配線情報はシステム内に1つの空間として存在するが、これと同時に、配置情報や配線情報に基づく図形情報を1つの空間(図形情報空間)として存在させ、複数の配置マップを図形情報空間にリンクさせることにより、配置マップのマルチウインドウ表示機能を実現することができる。

【0224】本実施例の表示制御部12の機能によれば、上述のようにして複数の配置マップを表示部11に表示させた状態で、レイアウト設計部15(配置部31もしくは配線部32)が入力部13からの指示により複数の配置マップのうちの少なくとも1つの配置マップ上で配置処理もしくは配線処理を行なうと、表示制御部12により、その処理対象の部分を表示する他の配置マップ上でも当該処理による結果が連携して表示される。

【0225】より具体的に図39、図40を参照して説明する。例えば図39に示すように、2つの配置マップmap1,map2 が重複する部分を有している場合に、配置マップmap1内でセルを移動させると、同時に、移動対象セルが表示されている他の配置マップmap2においても、その移動対象セルが対応する位置に追随して移動されて表示される。

【0226】また、セルをLSIの端から端まで移動させるような場合には、図40に示すように、セルの移動元領域とセルの移動先領域とをそれぞれ2つの配置マップmap1,map2で表示させた状態で、これら2つの配置マップmap1,map2を連携させ、例えば配置マップmap1内のセルを配置マップmap2の所定位置まで移動させるととができる。

【0227】このように、本実施例によれば、配置マップのマルチウインドウ表示を行なった状態で、1つの配置マップ上で配置処理や配線処理を行なった場合でもその処理を他の配置マップに連携させて表示することができるほか、複数の配置マップを同時に使用して配置処理や配線処理を行なえるので、設計者の混乱を招くことのないマルチウインドウ表示を実現できるとともに、マルチウインドウ表示を利用して効率よい回路設計を行なうことができる。

【0228】(h)本実施例の階層レイアウト設計時に 50 おける仮端子位置決定手法の説明 次に、本実施例の階層レイアウト設計時における仮端子 位置決定手法(h1)~(h5)について、図41~図 46を参照しながら説明する。

(h1)第1の仮端子位置決定手法では、前述した配置 領域設定部37の機能が用いられる。つまり、階層レイ アウト設計を行なう際に、配置領域設定部37により設 定された配置領域内に仮端子を配置しながら配線部32 による配線処理が実行され、設計者の意図を反映しなが ら仮端子を自動的に配置するととができる。

【0229】配置領域設定部37による配置領域の設定 10 手順を、図41に示すフローチャート(ステップS11~S17)に従って説明する。この図41に示すフローチャートに従う設定処理は、個々の仮端子について配置を希望する領域があれば、その仮端子毎に、設計者が入力部13を操作することによって行なわれる。まず、配置領域設定処理を開始すると、設計者は、仮端子を選択し(ステップS11)、例えば図42に示すように、選択した仮端子を配置すべき領域(矩形)を表示部11上で指示する(ステップS12)。なお、図42において、LSG1、LSG2はそれぞれ設計対象回路上で分 20 割されたレイアウト階層ブロックを示す。

【0230】との後、別な領域を追加するか否かを判断し(ステップS13)、追加する場合には、ステップS12に戻る一方、追加しない場合には、その仮端子を、ステップS12で指示した領域内でブロックLSG1の境界線上に配置するか領域内のいずれの場所でも構わないかを選択する(ステップS14)。そして、配線層が複数存在する場合には、仮端子を配置すべき使用層を選択する(ステップS15)。とこでは、仮端子を、ステップS15により選択した特定の層に配置するようにしているが、自動的に選択した層に配置するようにしてもよい。

【0231】この後、別な層を追加するか否かを判断し (ステップS16)、追加する場合には、ステップS1 5に戻る一方、追加しない場合には、仮端子に、以上の 手順により設定された領域情報を付加して(ステップS 17)、配置領域設定処理を終了する。以上のように、 設計者は、仮端子を選択する処理と、その仮端子を配置 したい領域を選択する処理と、その仮端子を配置したい 層を選択する処理とを行なう。仮端子は、そのブロック LSG1に含まれる仮端子の一群の中から選択される。 また、仮端子を配置したい領域は、一つ以上の矩形で囲 まれた範囲によって指示されるものであり(図42参 照)、さらに、その中から、ブロックLSG1の境界線 上のみを用いるか、内部の領域を使用するかを選択する **ととができる。仮端子を配置したい層については、集積** 回路を構成する層の中から選択するものであるが、一つ 以上の層を選択することができる。また、複数の層を選 択した時には、選択した順番に優先度が与えられるもの とする。領域内に仮端子を配置する座標およびその時の 50 使用層の選択は、後処理で自動的に行なわれる。

【0232】(h2)第2の仮端子位置決定手法では、前述した配置領域設定部37およびグルーピング部38の機能が用いられる。つまり、階層レイアウト設計を行なう際に、グルーピング部38によって登録された仮端子の集合体(グループ)に対して、配置領域設定部37により設定された配置領域が設定され、その集合体に属する仮端子をその配置領域に配置しながら配線部32による配線処理が実行される。従って、同一種別の信号についての複数の仮端子を同一の配置領域に配置させる指示を容易に行なうことができる。

【0233】配置領域設定部37およびグルーピング部38による配置領域の設定手順を、図43に示すフローチャート(ステップS21~S31)に従って説明する。設計者は、ブロック(LSG)間を接続するネット(仮端子)を1つまたは複数のグループにまとめることができ、そのグループに対して配置を希望する領域を設定できる。

【0234】まず、配置領域設定処理を開始すると、設計者は、仮端子のグループ(集合体)を新規作成するか否かを判断し(ステップS21)、新規作成する場合には、新規グループを作成してから(ステップS22)、そのグループに、グルーピング部38の機能により仮端子を登録する(ステップS23)。そして、そのグループに仮端子を追加登録するか否かを判断し(ステップS24)、追加登録する場合にはステップS23に戻る一方、追加登録しない場合には、次のステップS26へ移行する。

【0235】また、ステップS21において、グループ 30 の新規作成を行なわないと判断した場合には、既存グループから所望のグループを選択し(ステップS25)、そのグループに仮端子を追加登録するか否かを判断し(ステップS24)、追加登録する場合にはステップS23へ移行し、追加登録しない場合には、次のステップ S26へ移行する。

【0236】ステップS26~ステップS30の処理は、配置領域設定部37の機能によって行なわれるもので、図41におけるステップS12~S16の処理と全く同じであるので、その説明は省略する。ステップS26~S30の処理により領域情報が設定されると、その領域情報を領域設定対象のグループに付加して(ステップS31)、配置領域設定処理を終了する。

【0237】以上のように、設計者は、仮端子を選択・登録してグループを形成する処理と、その仮端子配置を行なうグループを選択する処理と、そのグループに含まれる仮端子を配置したい領域を選択する処理と、グループに含まれる端子を配置する層を選択する処理とを行なう。グループを形成する時に選択・登録される仮端子は、そのブロックに含まれる仮端子の一群の中から選択される。一つの仮端子を複数のグループに同時に含むこ

20

た配置位置(ブロック境界上)に仮想ブロック端子を配置しながら複数のレイアウト階層ブロック間の配線処理を実行するようになっている。配置位置決定部40による第4の仮端子位置決定手法について、図45を参照しながら説明する。

62

とはできない。しかし、いずれのグループに含まれない端子が存在しても構わない。仮端子のグループを配置したい領域は、一つ以上の矩形で囲まれた範囲により指示されるものであり、さらに、その中から、ブロック境界線上のみを用いるか、内部の領域を使用するかを選択することができる。仮端子のグループを配置したい層については、集積回路を構成する層の中から選択するものであるが、一つ以上の層を選択することができる。また、複数の層を選択した時には、選択した順番に優先度が与えられるものとする。領域内に仮端子を配置する座標お 10よびその時の使用層の選択は、後処理で自動的に行なわれる。

【0242】とこでは、ブロックLSG1内のセル配置が完了している時(図45中の斜線部が配置完了セルを示す)に、セルの配置座標を考慮してレイアウト階層ブロックLSG1の仮端子の配置位置を決定する。まず、仮端子の配置位置を決定すべきブロックLSG1において、その仮端子に接続されるネットに繋がるセルのピン座標A、B、Cの重心Gを求める。なお、図45においてセルの接続関係が点線で示されている。また、図45中、DはLSG2内の接続先セルの位置を示している。

【0238】(h3)第3の仮端子位置決定手法では、前述した配置禁止領域設定部39の機能が用いられる。 つまり、階層レイアウト設計を行なう際に、配置禁止領域設定部39により設定された禁止領域以外の領域に仮端子を配置しながら配線部32による配線処理が実行され、設計者の意図を反映しながら仮端子を自動的に配置することができる。

「0243】そして、重心Gの位置から仮端子に接続すべき他のレイアウト階層ブロックLSG2の方向へ延ばした直線が横切るブロックLSG1の辺Eを求め、その辺E上に仮端子を割り付ける。この時、他ブロックLSG2の方向へ延ばす直線としては、他ブロックLSG2において自ブロックLSG1の仮端子を接続すべき仮端子H2が既に配置されている時には、その仮端子H2の位置へ向かう直線L0を用いるが、他ブロックLSG2において仮端子H2が配置されていない時には、他ブロックLSG2の中心CTの位置へ向かう直線L2を用いる。

【0239】配置禁止領域設定部39による禁止領域の設定手順を、図44に示すフローチャート(ステップS11~S17)に従って説明する。設計者は、仮端子を配置してはならない領域(層を含む)を指定することにより、仮端子を配置してはならない場所を明確に設定できる。まず、禁止領域設定処理を開始すると、設計者は、禁止領域(矩形)を表示部11上で指示し(ステップS41)、別な禁止領域を追加するか否かを判断し(ステップS42)、追加する場合には、ステップS41に戻る一方、追加しない場合には、指示した禁止領域内で仮端子の配置を禁止する層を選択する(ステップS43)。

【0244】なお、当該ネットに3つ以上のブロックが接続される場合には、他のブロックに対する直線をベクトルとみなして合成し、その合成ベクトルが横切るブロックLSG1の辺圧上に仮端子を割り付ける。上述のようにして仮端子を配置すべきブロック辺Eが決定したら、そのブロック辺Eに最も近いセル端子Aを求め、その端子Aの座標から垂直方向または水平方向に延ばした直線L1がブロック辺Eと交わる位置H1を、仮端子の配置位置として決定する。

【0240】との後、別な禁止層を追加するか否かを判 断し(ステップS44)、追加する場合には、ステップ S43に戻る一方、追加しない場合には、以上の手順に より設定された禁止領域および禁止層を保存して(ステ ップS45)、禁止領域設定処理を終了する。以上のよ うに、設計者は、ブロック (LSG) の仮端子を配置す るととを禁止する領域を選択する処理と、その領域内で 仮端子の配置を禁止する層を選択する処理とを行なう。 禁止領域は、一つ以上の矩形で囲まれた範囲により指示 されるものであり、さらに、その中から、ブロック境界 線上のみを禁止するか、内部の領域を禁止するかを選択 することもできる(この選択処理は図44には図示せ ず)。禁止層については、集積回路を構成する層の中か ら選択するものであるが、一つ以上の禁止層を選択する ことができる。ととで指示された仮端子の配置禁止領域 の情報は、後処理で参照される。

【0245】なお、配線における優先配線方向が定められている時には、辺毎に仮端子を配置する配線層を選択する。また、上述のごとく求められた仮端子の配置位置H1が、既に他の端子配置に使用されている場合には、設計者によって定められた最低端子間距離を保つようにして、同じ辺上の隣接する未使用領域を探して仮端子の配置位置を決定する。

【0241】(h4)第4の仮端子位置決定手法では、 前述した配置位置決定部40の機能が用いられる。そし て、配線部32は、配置位置決定部40により決定され 50 【0246】とのようにして、設計者の意図を反映するとともにレイアウト階層ブロックLSGI内のセルの配置や配線を考慮しながら、仮端子を自動的に位置決めして配置することができる。

(h5)第5の仮端子位置決定手法も、前述した配置位置決定部40の機能を用いている。配置位置決定部40 による第5の仮端子位置決定手法について、図46を参照しながら説明する。ここでは、相互に接続されるブロックLSG1~LSG3内のセル配置が完了している時

チップ内で占める座標とから、最も近い信号端子配置可

(図46中の斜線部が配置完了セルを示す) に、これら LSG1~LSG3内のセルの配置座標を考慮してレイ アウト階層ブロックLSG1~LSG3の仮端子の配置 位置を決定する。

63

【0247】まず、仮端子の配置位置を決定すべきブロックLSG1~LSG3において、その仮端子に接続されるネットに繋がるセルのピン座標の重心G, G1, G2をそれぞれ求める。なお、図46においてセルの接続関係が点線で示されている。そして、各ブロックLSG1~LSG3で求められた重心G, G1, G2間を、各 10ブロックLSG1~LSG3の境界にかかわらずスタイナー木STを作成して接続し、配線経路を予測する。

【0248】このスタイナー木STがブロック境界線を横切る点P1~P3を各ブロックLSG1~LSG3の仮端子の配置位置として決定する。スタイナー木STの作成時には、各ブロックLSG1~LSG3の仮端子数に応じて各ブロックLSG1~LSG3内での分岐が可能か否かの条件を加える。ブロック内での分岐が可能な場合には、そのブロック内でスタイナー木を分岐させて、ブロック仮端子を複数の方向に配置することが可能でない場合には、図46に示すように、ブロックLSG1~LSG3の相互間の領域を用いて分岐するようにスタイナー木STを作成する。

【0249】とのようにして、第5の仮端子位置決定手法によっても、設計者の意図を反映するとともにレイアウト階層ブロックLSG1内のセルの配置や配線を考慮しながら、仮端子を自動的に位置決めして配置することができる。

(i)本実施例のバンプ付回路の設計時におけるバンプ 30 および入出力回路の位置決定手法の説明

次に、本実施例のバンプ付回路の設計時におけるバンプ および入出力回路の位置決定手法(i 1),(i 2)に ついて、図47~図49を参照しながら説明する。

【0250】まず、図47(a), (b) により、バンプ付回路の一例について説明する。図47(a),

(b) に示すように、近年、LSI本体(チップ)61 の表面に入出力端子としてのバンプ(球状端子)62を並べる方式を採用した、バンプ付LSI60が普及してきている。以下には、このようなバンプ付LSI60の回路設計を階層レイアウト設計により行なう際に、バンプ62の位置とそのバンプ62に接続されるチップ61上の入出力回路の位置を決定するための手法について説明する。

【0251】(i1)第1の位置決定手法では、前述した配置可能位置決定部41の機能が用いられる。この手法は、チップ表面に信号端子の配置可能座標が予め定められている時に、信号をそれらの座標中から最適な場所に割り付けるためのもので、個別に実装されたブロック(LSG)内部の入出力回路の座標と、そのブロックが50

能座標を選択して入出力端子座標とするものである。 【0252】との第1の位置決定手法について、図48を参照しながら説明する。図48において、「〇」はチップ入出力端子(バンプ)の位置を示し、一点鎖線で囲まれた矩形の範囲はレイアウト階層ブロックを示している。図48に示すように、第1の位置決定手法では、ブロックLSG1において、チップ入出力端子(バンプ)に配線接続されるべき入力回路 I 1 および出力回路 O 1

の設計対象回路上での配置位置が既に決定している場合、との第1の位置決定手法では、配置可能位置決定部41により、入力回路I1および出力回路O1のピン位置に最も近い入出力端子配置可能位置が求められる。

【0253】つまり、チップ内部領域に配置された入出力回路I1、O1とチップ入出力端子との配線距離が短くなるように、チップ入出力端子の配置座標が決定される。図48に示す例では、入力回路I1については位置B1が入出力端子配置可能位置として決定され、出力回路O1については位置B2が入出力端子配置可能位置として決定されている。

【0254】具体的には、設計者により指定された領域内にある入出力回路を検出し、その入出力回路内でチップ入出力端子に接続される端子の座標を求める。そして、その端子座標から、最寄りで且つ未使用のチップ入出力端子配置可能位置を求める。以上のようにして、配置可能位置決定部41によって、指示された領域内の全ての入出力回路に対してチップ入出力端子の仮割付を終了すると、入出力回路とチップ入出力端子との間の総配線長が最短になるように割付を改善する。

【0255】 このように、バンプ付LSI等の回路を階層レイアウト設計により設計する際に、入出力端子と入出力回路とがそれぞれ異なるレイアウト階層ブロックに属していても、入出力端子と入出力回路のピンとの間を制限値以内の配線長で配線でき、確実に階層レイアウト設計を行なうことができる。

(h2)第2の位置決定手法では、前述した制限領域設定部42の機能が用いられる。との手法は、チップ表面に信号端子の配置を行なった後で個々のブロック(LSG)内部を実装する時に、入出力回路を端子から一定の距離以内に配置するもので、信号端子配置座標をブロック内部の座標に変換して、その座標から求めた配置制限範囲を入出力回路の配置制限データとするものである。また、この配置制限データは、会話型配置の際には表示部11の画面上に表示され、マニュアル作業時の配置目安にもなる。

【0256】との第2の位置決定手法について、図49を参照しながら説明する。図49において、「○」はチップ入出力端子(バンブ)の位置を示し、一点鎖線で囲まれた矩形の範囲はレイアウト階層ブロックを示し、実線で囲まれた矩形F1の範囲は、後述する制限領域を示

している。図49に示すように、第2の位置決定手法で は、チップ入出力端子 (バンプ) の設計対象回路上での 配置位置B0が既に決定され、その端子に対して信号が 割り付けられている場合に、制限領域設定部42の機能 により、入出力回路の配置を制限する。制限する領域 は、チップ入出力端子と入出力回路の端子(ピン)との 間の距離が、設計者により定められた(入力部13から 入力された)所定値以下となるように決められる。

65

【0257】また、制限領域設定部42により設定され た制限領域は、素子の配置基準点を配置する領域を制限 10 するものとし、従って、素子配置基準点と端子との位置 関係により制限する領域は異なっている。制限領域は、 図49に示すように、単純な矩形F1で表現されるが、 実際の配置制限領域は、その矩形F1内に作成可能な最 大の菱形F2になる。

【0258】このようにして、第2の位置決定手法によ っても、入出力端子と入出力回路のピンとの間を制限値 以内の配線長で配線でき、確実に階層レイアウト設計を 行なうことができる。なお、本発明の会話型回路設計装 置は、LSI等の集積回路のみならず、プリント基板等 の回路設計を行なう場合にも同様に適用され、上記実施 例と同様の作用効果を得ることができる。

[0259]

【発明の効果】以上詳述したように、本発明の会話型回 路設計装置によれば、以下のような効果ないし利点を得 るととができる。

- (1) 信号波形鈍りを考慮しながらディレイ計算処理や パストレース処理を行なうことができるので、正確なデ ィレイ計算を高速に行なえる(請求項1,5,6)。
- 【0260】(2)論理設計後で実装的な配置を行なう 前に設計対象回路の配線パスについてのディレイ値を予 測することで、論理設計の段階でディレイ計算結果が回 路設計に反映されるので、より微細化し集積度の高い回 路の設計を、極めて効率よく行なえる(請求項2)。
- (3) 実装的な配置を行なった後で配線を行なう前に は、接続すべきピン間の最短経路に基づいてディレイ値 を見積もり(請求項3)、実配線後には実配線結果に基 づいてディレイ値を算出することで(請求項4)、レイ アウト設計の各段階でディレイ計算結果を配置設計や配 線設計に反映されるので、ディレイ値を常に考慮しなが ら回路設計を行なうことができる。
- 【0261】(4)クロック系からのクロック信号を受 けて動作する膨大な数の論理構成要素間の全ての組合せ の配線バスに対し、網羅的に且つ自動的にクロックタイ ミングチェックを行なうことができるので、全配線パス に対するタイミングチェックを容易かつ確実に行なえる (請求項7,9)。
- (5) 非同期のクロック信号で動作する配線パスについ て同時にクロックタイミングチェックすることができる

グチェックの効率化やパス計算(ディレイ計算)のコン トロール等を実現できる(請求項8)。

【0262】(6)ピン毎にそなえたカウンタによりト レース回数を計数することで、設計者は、ディレイ改善 等に大きな影響を及ぼすピンを判別でき、その判別結果 を、配置や配線の改善についての優先順位決定の目安と することができる(請求項10,11)。

- (7) 設計者が必要とする範囲についてのみトレース処 理およびディレイ計算処理の実行および表示を行なうと とで、必要とする部分のデータのみが迅速に得られ、回 路設計を効率化できる(請求項12)。
- 【0263】(8)入力部からのトレース対象ピンの指 定の仕方に応じて3種類のトレース手法のうちの適当な ものが自動的に選択され、パストレース部の動作が切換 制御される(請求項13,14)。
- (9) トレース結果およびディレイ計算結果が、表示部 上で、ソートされたリストとして、あるいは階層的に、 あるいはグラフとして表示されるので、設計者は、その トレース結果やディレイ計算結果を表示部上の表示から 容易に把握して回路設計に際しての各種判断(例えば配 置や配線の改善箇所の決定等)を直ちに行なうことがで きるので、回路設計の簡易化・効率化に寄与できる(請 求項15~23)。
- 【0264】(10)設計対象回路の詳細部分も全体像も 同時に把握可能な表示を表示部上で実現できるので、設 計者は、表示部上の表示から設計対象回路の配線接続状 況を容易に把握できるので、回路設計の簡易化・効率化 に寄与できる(請求項24~27)。
- (11) 配線の状態(混雑度)の予測結果もしくは配線対 30 象ネットのディレイに対するクリティカル度に応じた、 配線順序や迂回率に従って、実配線を行なうことができ るので、配線効率を大幅に向上できる(請求項28~3 1, 33, 34).
 - 【0265】(12)配線方向および配線長さに応じて複 数の配線層中から選択した配線層に対して実配線を行な うことにより、各配線層を有効に利用でき、配線効率の 向上に寄与できる(請求項32)。
 - (13) オーバラップ配置やリザーブ領域への配置等の配 置エラーが生じた場合に、その配置エラーの発生状況が 表示部上で明確化されるので、設計者は、配置エラーの 発生を直ちに認識し、再配置等の処理によって配置エラ ーを容易かつ確実に回避することができる(請求項3 5, 36).
 - 【0266】(14) 既に配線済のネットに対して指定配 線長を加えた再配線を、入力部からの指示に応じて自動 的に行なえるので、再配線処理を簡易化でき、設計者に 対する負担を大幅に軽減することができる(請求項3 7, 38).
- (15) 既に配置した論理構成要素の再配置を行なう場 ほか、ディレイ値を任意のピンで初期化でき、タイミン 50 合、その論理構成要素に繋がるべきネットが既に配線済

であれば、再配置後の当該論理構成要素と当該ネットとの間の再配線が自動的に行なわれるので、設計者が再配置後の再配線処理を行なう必要がなく再配置処理を簡易化でき、設計者に対する負担を大幅に軽減することができる(請求項39)。

【0267】(16) 1つの配置マップ上で配置処理や配線処理を行なった場合でもその処理を他の配置マップに連携させて表示することができるほか、複数の配置マップを同時に使用して配置処理や配線処理を行なえるので、設計者の混乱を招くことのないマルチウインドウ表 10 示を実現できるとともに、マルチウインドウ表示を利用して効率よい回路設計を行なうことができる(請求項40)。

【0268】(17) 階層レイアウト設計を行なう際に、設計者の意図を反映するとともにレイアウト階層ブロック内の論理構成要素の配置や配線を考慮して、仮想ブロック端子を自動的に配置できるので、設計者に対する負担を大幅に軽減しながら階層レイアウト設計を行なうことができる(請求項41~45)。

(18) チップ表面に入出力端子をもつ回路の階層レイアウト設計を行なう場合に、入出力端子と入出力回路とがそれぞれ異なるレイアウト階層ブロックに属していても、入出力端子と入出力回路のピンとの間を制限値以内の配線長で配線でき、確実に階層レイアウト設計を行なうことができる(請求項46、47)。

【0269】上述したように、本発明の会話型回路設計装置によれば、高速で正確なディレイ計算、全配線バスに対するタイミングチェック、設計対象回路の詳細部分も全体像も同時に且つ明確に把握可能な表示、配線効率の向上、配置エラーの発生状況の明確化、再配線処理や再配線処理の簡易化/自動化、混乱を招くことのないマルチウインドウ表示等が実現されるので、設計者に対する負担を大幅に軽減しながら、LSI等の集積回路やプリント板の回路設計を簡易化かつ高速化することができるのである。

【図面の簡単な説明】

【図1】本発明の一実施例としての会話型回路設計装置 の構成を示すブロック図である。

【図2】本実施例のスピード解析部の機能的な構成を示すブロック図である。

【図3】本実施例のレイアウト設計部の機能的な構成を 示すブロック図である。

【図4】入力波形鈍りとパスディレイ値との関係を示す グラフである。

【図5】入力波形鈍りを考慮したディレイ計算について 説明するためのブロック図である。

【図6】入力波形鈍りに応じたゲートパスディレイ値の 設定変更例を説明するためのブロック図である。

【図7】本実施例のクロックタイミングチェック手法を 説明するためのブロック図である。 【図8】本実施例のクロックタイミングチェック手法を 説明するためのブロック図である。

【図9】クロックサイクルの異なるクロック系のタイミングチェックを同時に行なう手法を説明するためのブロック図である。

【図10】本実施例のトレース処理結果およびディレイ 計算結果のリスト表示例を示す図である。

【図11】トレース処理結果およびディレイ計算結果の リストをピン名でソートした例を示す図である。

【図12】トレース処理結果およびディレイ計算結果の リストをアップ側ディレイ値の大きい順にソートした例 を示す図である。

【図13】トレース処理結果およびディレイ計算結果の リストをダウン側ディレイ値の大きい順にソートした例 を示す図である。

【図14】本実施例のトレース処理結果およびディレイ 計算結果のリストの階層表示例を示す図である。

【図15】本実施例の配線パスの到達経路表示例を示す 図である

1 【図16】本実施例の配線パスの到達経路表示のファイル出力時の形式を示す図である。

【図17】本実施例における到達経路に対応する実回路 部分の強調表示例を示す図である。

【図18】本実施例における到達経路上の特定セルの実 回路上での強調表示例を示す図である。

【図19】本実施例の配線パスの木構造表示例を示す図 である

【図20】本実施例の詳細情報表示例を示す図である。

【図21】局所的に密度の異なる特徴点の全体表示例を 30 示す図である。

【図22】高密度部分の特徴点を拡大表示した例を示す 図である。

【図23】本実施例の順序置換による座標変換後の特徴 点の全体表示例を示す図である。

【図24】局所的に密度の異なる回路設計対象の表示例 を示す図である。

【図25】本実施例の順序置換による座標変換後の回路 設計対象の表示例を示す図である。

【図26】(a), (b)はワイヤおよびピンからの特40 徴点の取出例を説明するための図である。

【図27】(a)~(c)は特徴点としてワイヤの両端点とピンの4項点とを取り出して順序置換による座標変換を行なった場合の表示例を示す図である。

【図28】(a), (b) は特徴点としてワイヤの両端 点および内分点とピンの4項点とを取り出して順序置換 による座標変換を行なった場合の表示例を示す図であ 2

【図29】本実施例の順序置換による座標変換を施した 回路設計対象に、さらに配線層に応じたオフセットを加 50 算した場合の表示例を示す図である。

68

【図30】本実施例の混雑度マップを示す図である。

【図31】(a). (b) は本実施例の迂回率決定例を 示す図である。

69

【図32】(a). (b) は配線層毎の混雑度に応じた 配線優先順位を説明するための図である。

【図33】本実施例による配線手法の一例を説明するた めの図である。

【図34】本実施例の配線禁止データの設定例を示す図 である。

【図35】(a), (b) は本実施例のエラーセル一覧 10 リストおよび配置マップ表示例を示す図である。

【図36】(a), (b) は本実施例の広域的再配線処 理を説明するための図である。

【図37】(a), (b) は本実施例の局所的再配線処 理を説明するための図である。

【図38】本実施例の再配置処理手順を説明するための フローチャートである。

【図39】本実施例のマルチウインドウ表示機能を説明 するための図である。

【図40】本実施例のマルチウインドウ表示機能を説明 20 するための図である。

【図41】本実施例における第1の仮端子位置決定手法 の手順を説明するためのフローチャートである。

【図42】本実施例の配置領域の指示例を示す図であ る。

【図43】本実施例における第2の仮端子位置決定手法 の手順を説明するためのフローチャートである。

[図44] 本実施例における第3の仮端子位置決定手法 の手順を説明するためのフローチャートである。

【図45】本実施例における第4の仮端子位置決定手法 30 39 配置禁止領域設定部 の手順を説明するための図である。

【図46】本実施例における第5の仮端子位置決定手法 の手順を説明するための図である。

【図47】(a), (b) はそれぞれバンプ付LSIの 側面図および裏面側からの斜視図である。

【図48】バンプ付回路設計時の本実施例における第1 の位置決定手法を説明するための図である。


【図49】バンプ付回路設計時の本実施例における第2 の位置決定手法を説明するための図である。

*【符号の説明】

- 10 データベース
- 1 1 表示部
- 12 表示制御部
- 13 入力部
- 14 論理設計部
- 15 レイアウト設計部
- 16 スピード解析部
- 17 CPU
- 18 外部ファイル書込部
- 19 印字部
- 21 ディレイ計算部 (スピード解析部本体)
- 22 パストレース部
- 23 タイミングチェック部
- 2.4 フラグ設定部
- 25 ディレイ値設定部
- 26 サーチ部
- 27 カウンタ
- 28 範囲設定部
- 29 トレース制御部
 - 30 モード設定部
 - 31 配置部 (レイアウト設計部本体)
 - 32 配線部 (レイアウト設計部本体)
 - 33 配線経路予測部
 - 3.4 混雑度計算部
 - 35 配線可能性判定部
 - 36 配置チェック部
- 37 配置領域設定部
- 38 グルーピング部
- 40 配置位置決定部
- 41 配置可能位置決定部
- 42 制限領域設定部
- 51 エラーセル一覧リスト
- 52 配置マップ
- 60 バンプ付LSI
- 61 LSI本体(チップ)
- 62 バンプ (入出力端子, 球状端子)


【図4】

入力波形銃りとパスティレイ値との関係を示すグラフ



【図5】


人力波形発りを考慮した方しく計算について説明するためのブロック図




[図1]

【図19】

本発明の一実施例としての会話型回路設計装置の構成を 示すプロック図








本中走到の詳細情報表示例を示す图


【図6】

[図7]

入力液形発りに応じたゲートバスティンド値の設定変更合性説明打をMATLIN区 本実施のIA7ロックタイングチェック手法を説明すなMATLINO




【図8】



本实施例のリロックリイミングケェックチ法を説明するためのブロック図

【図11】




トレス処理結果およびデネレイ計算結果のリストをピン名でソートした 例を示す回

No.	UpDelay [ps]	OnDelay[ps]	Pin Name ADD_BUF 45).CK ADD_BUF 47).CK ADDR_BUF 45).CK SUB_BUF 40).CK SUB_BUF 41).CK
1.	1666.47	1752.58	
2.	1665.78	1761.79	
3.	1746.75	1807.73	
4.	1618.76	1709.81	
5.	1555.21	1436.43	
:	1	;	

【図2】

本実施例のスピード解析部の機能的な構成を示すブロック図



【図14】

本実施例のトレス処理結果およびアンノ計算結果のリストの 階層表示例を示す団

NO. UpDe loy [ps] DmDe loy [ps] Fin Name
1~20 1746.75~55.21 IS07.73~436.43 ADD_BUF 45, CK~
20~40 1554.63~1332.43 1423.45~1298.67 SUB_BUF 47, CK~


[図3]

【図30】

本実施例の混雑度マップを示す図

本実施例のしてうり設計部の機能的な構成を示すプロック図






【図12】

【図22】


トレース処理結果およびづいく計算結果のリストをファフタイテレイ値 の大きい頃にソートした例を示す図

No. 1. 2. 3. 4. 5.	UpDelay [ps] 1746.75 1666.47 1665.78 1618.76 1555.21	DnDslay [ps] 1807.73 1752.58 1761.79 1709.81 1436.43	Pin Name ADDR_BUF (B). CK ADD_BUF (6). CK ADD_BUF (7). CK SUB_BUF (0). CK SUB_BUF (1). CK
:	:	:	:



[図9]

り□ッりすくりルの異なるり□ック系のタイミングキェックを同時に行なう手法を 説明さるためのブロック図




【図13】

トレース処理結果ないでルイ計算結果のリストをダウン側方は値 の大きい関に少トした例を示す図

No.	UpDelay [ps]	DnDelay [ps]	Pin Name
1.	1746.75	1807.73	ADDR_BUF(B).CK
2.	1665.78	1761.79	ADD_BUF(7).CK
3.	1666.47	1752.58	ADD_BUF(5).CK
4.	1618.76	1709.81	SUBBUF(CD).CK
5.	1555.21	1436.43	SUB BUF(1>.CK
		:	:
	•	:	

【図16】

本实施创入配换ICIA到建程路表示ADTA小出力時內 形式在示す图




【図10】

本実施例のトレス処理結果おびついけ算結果のリスト 表示例を示す図

No.	UpDelay [ps]		Pin Name
1.	1746.75	1807.73	ADDR_BUF(B).CK
2.	1666.47	1752.58	ADD BUF (6).CK
3.	1665.78	1761.79	ADD BUF<77.CK
4.	1618.76	1709.81	SUB BUF CO). CK
5.	1555.21	1436.43	SUB BUF(1),CK
;		;	:
	•	•	•


【図15】

本实施例の配線以外到连経路表示例を示す回




【図17】

本实施例以却73到连経路长村庆75实回路部分9强調 表示例2示70




[図18]

本実施例における到途経路上の特定でいの実回路上での 強調表示例を示す図




【図21】

局所的比密度A異在3特徵点A全体表示例包示す图




【図24】

局所的比较度的具在方回路設計対象の表示例を示す图




【図26】

ワイヤおよびピンパラの特徴点の取出例を説明わための図




【図23】

本实施例MIE序置換にお座標変換後の特徴点の全体 表示例を示す団




【図25】

本実施例の順序置換による座標変換後の回路設計対象の 表示例を示す回



【図27】


特徵点2177个A両端点2ピンA 4 頂点2を取り出して順序置接による在視支接2行なった場合の表示例2示す図




x-order

[図28]


特徴点としてワイヤの両端点社が内分点とピンの4 頂点とを取り出して 順序直換による座標を換を行なった場合の表示例は示す図






[図31]

本实施例の迂回率決定例を示す団




[図34]

本实施例《配線禁止于90設定例经示す图




[図37]

本实施例1月所的再配線処理を説明する例回




【図29】

本实施例A服序置授による在標文換を施した回路設計対象に、 さらに配線層に応じた打たトを加算した場合の表示例を示す回



【図32】


配線層与の混雑度にたいて配線優先順位を説明すための回






【図33】

本实施例に上3配線午法A-例を説明するたHの回



【図35】


本実施例のエラーセル一覧リストカルが配置でいて表示例を示す団



(b)


【図36】

本实施例A広域的再配線処理2説明打ための図




[図42]

本实施例A配置領域A指示例を示す図




【図39】

本実施例のマルチウイントウ表示機能を説明すなめの図




[図38]

本実施例の再配置処理手順を説明すまかのフローチャート




【図40】

本实矩例の7ルケウインド表示機能を説明するための図




【図45】

本实施例における第4 の仮端子位置決定手法の子順を説明打作場回



【図41】

本実施例における第1 の仮端子位置決定手法の午順を説明する ためのフローチャート




[図43]

【図47】


(b)

本実施例における第2の仮端子位置決定手法の手順を説明する バンプ付 LSI A側面回址は東面側での外規図 ためのフローチャート 61 (0) (60




[図44]

本実施例における第3の仮端子位置決定手法の手順を 説明するためのフローチャート




【図46】

本实施创作计划第5个废端于位置决定手法分析在説明打作的介包




【図48】

水汀村回路設計時內本实施例以为ける第1A位置決定手法 主該明才分別的图



【図49】

バンパナ回路設計時の本実施例における第2 A位置決定手法を 説明すなれる団



フロントページの続き

(72)発明者	伊藤 則之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	(72)発明者	丸山 晃靖 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
(72)発明者	山下 良一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	(72)発明者	加藤 嘉之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
(72)発明者	今野 正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	(72)発明者	磯村 知之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
(72)発明者	阿部 泰典 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	(72)発明者	池田 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
(72)発明者	備前 直美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	(72)発明者	高木 美紀 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.